Гаврилов Сергей Витальевич

Гаврилов Сергей Витальевич

д.т.н., профессор, врио директора, главный научный сотрудник

Окончил Московский физико-технический институт (МФТИ), Факультет управления и прикладной математики (ФУПМ). С 1997 года кандидат технических наук. В 2007 году защитил диссертацию доктора технических наук. Автор 120 научных работ, 2-х монографий. Член Экспертного совета ВАК по управлению, вычислительной технике и информатике. Лауреат премии Правительства Российской Федерации 2015 года в области науки и техники.

Тел.: (499)729-92-08

Сфера научных интересов

  • системы автоматизации проектирования СБИС;
  • методы оптимизации интегральных схем;
  • cтатический временной анализ;
  • анализ мощности интегральных схем;
  • характеризация библиотек;
  • логический синтез;
  • методы быстрого моделирования;
  • анализ помехоустойчивости;
  • топологический синтез.
Форма для печатиФорма для печати (будет открыта в новом окне)

Труды, опубликованные за время работы в ИППМ РАН


- скрыть список публикаций
1994 
 
Detailed Layout Optimization for Standard Cells of Arbitrary Height. 4-th International Design Automation Workshop. Moscow, 1994. - Р. 49-51.
1997 
 
Fast Power Loss Calculation for Digital Static CMOS Circuits. Proceedings of ED&TC-97, Paris., 1997, - P. 411-415.
 
Алгоритм быстрого расчета мощности для цифровых КМОП схем. 3-я международная научно-техническая конференция "Микроэлектроника и информатика". - М., 1997. - С. 51.
 
Library-Less Synthesis for Static CMOS Combinational Logic Circuits. Proceedings ICCAD-97, 1997, San Jose, CA. - P. 658-662.
1999 
 
BDD-based circuit level structural optimization for digital CMOS. 1-st Intern. Workshop "Multi-Architecture Low Power Design". Moscow, 1999. - P. 45-49.
2000 
 
Use of logic implications for cross-coupling noise analysis. Тезисы доклада. Signal Integrity Workshop. Austin 2000.
 
Алгоритм логического синтеза цифровых КМОП схем на проходных транзисторах. 3-я Международная научно-техническая конференция "Электроника и информатика - XXI век". - М.: МИЭТ, 2000. - С. 220-221.
2001 
 
False-noise analysis using logic implications. Текст доклада. ICCAD-2001.
2002 
 
Анализ помехоустойчивости цифровых схем на основе логических импликаций. Известия высших учебных заведений. Электроника. - М., 2002. - Вып. 5.
 
Быстрый алгоритм расчета мощности в цифровых КМОП схемах. Электроника: Наука, Технология, Бизнес. - М., 2002. - Вып. 6.
 
Структурная оптимизация цифровых КМОП схем. Информационные технологии и вычислительные системы. М., 2002. Вып. 4. С. 40-47
 
False-noise analysis using logic implications. Accepted for ACM Transactions on Design Automation of Electronic Systems. - 2002.
 
False-noise analysis using resolution method. ISQED-2002.
2003 
 
SOI transistor model for fast transient simulation. Proc. of ICCAD-2003,San Jose, November 2003. 6 .
2004 
 
Анализ помехоустойчивости цифровых схем на основе метода резолюций. Электроника, Известия ВУЗов, N6, стр. 64-71 Mосква, 2004
 
False-Noise Analysis for Domino Circuits. In Proc. of DATE, Paris Feb. 2004, p.784-789
 
Анализ помехоустойчивости цифровых схем типа "домино". Информационные технологии и вычислительные системы, N10, Москва, 2004, стр. 2-7
 
Delay Noise Pessimism Reduction by Logic Correlations. In Proc. of ICCAD, 2004, p.160-167
2005 
 
Анализ помех, влияющих на задержку прохождения сигнала в цифровых СБИС, на основе логических ограничений. Известия ВУЗов. Электроника N6 2005г.
 
Анализ помехоустойчивости цифровых схем с учётом логических ограничений. Проблемы разработки перспективных микроэлектронных систем - 2005. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2005. С. 72-78.
 
Анализ помех, влияющих на задержку, с помощью графа парных ограничений. Проблемы разработки перспективных микроэлектронных систем - 2005. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2005. С. 79-85.
2006 
 
Статистический подход к временному анализу цифровых схем. Известия ВУЗов. Электроника, 2006 , N5, стр. 99- 106
 
Методы повышения эффективности временного анализа СБИС. "Информационные технологии", N12, 2006, стр. 2-12.
 
Fast Simulation of Circuitry having SOI Transistors. Motorola Patent SC12227TS, - US Patent N7127384, issued 10/24/2006
 
Обнаружение ложных проводящих путей в статическом временном анализе на основе логических импликаций. Известия ВУЗов. Электроника, 2006, N6
 
Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций. Проблемы разработки перспективных микроэлектронных систем - 2006. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2006. С. 22-28.
 
Использование результатов характеризации реальных библиотек логических вентилей в статистическом временном анализе. Проблемы разработки перспективных микроэлектронных систем - 2006. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2006. С. 29-35.
 
Accurate Input Slew and Input Capacitance Variations for Statistical Timing Analysis. Proc. of Austin Conference on Integrated Systems & Circuits, 2006
2007 
 
Методы логического и логико- временного анализа цифровых КМОП СБИС. M.: Наука, 2007, 223c.
 
Fast Worst Case Stimulus Pattern Selection Based on Exhaustive Search. Intel&s annual symposium on VLSI CAD and validation, July 2007, Haifa, Israel
 
Методы многоуровневого анализа быстродействия цифровых КМОП СБИС. Известия ВУЗов. Электроника. – 2007. - № 4. – С. 28-36.
 
Обнаружение ложных путей в цифровой схеме на основе логических импликаций. Известия ВУЗов. Электроника. – 2007. - № 2. – С. 78-84.
2008 
 
Методы характеризации библиотечных элементов с учетом вариаций пороговых напряжений транзисторов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 102-107.
 
Методы логико-временного анализа для характеризации заказных блоков цифровых КМОП-схем. Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 92-97.
 
Методы логико-временного анализа цифровых СБИС с учетом эффектов деградации транзисторов. Известия ВУЗов. Электроника. – 2008. - № 6. –С. 30-40.
 
Статистический анализ быстродействия с учетом реконвергенции проводящих путей и вариации фронтов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 24-29.
 
Логико-временной анализ надежности цифровых СБИС с учетом эффектов деградации NBTI и HCI. Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 30-35.
 
Анализ и разработка методов характеризации токовых моделей стандартных цифровых ячеек для статического временного анализа. 14-ая ежегодная международная научно-техническая конференция студентов и аспирантов "Радиоэлектроника, электротехника и энергетика": тезисы докладов. – М.: МЭИ, 2008.
 
Методы логико-временного анализа заказных блоков СБИС. Известия ВУЗов. Электроника. – 2008. - № 5. – С. 41- 50.
 
A Timing Methodology Considering Within-Die Clock Skew Variations. IEEE International SOC conference, Sep 17-20, 2008, Newport Beach, CA.
 
Модель временных параметров стандартных цифровых элементов с учетом NBTI-эффекта. 13-ая Международная открытая научная конференция "Современные проблемы информатизации в моделировании и социальных технологиях": сборник научных трудов. – Воронеж: Научная книга, 2008. – С. 222.
 
Interdependent setup-hold characterization and timing analysis. Physical Design & DFM Conference, Austin, USA, May14-16, 2008.
2009 
 
Тенденции развития моделей библиотечных элементов для статического временного анализа цифровых СБИС. Информационные технологии. – N3, 2009, C.20-24.
 
Программа NanoLib-Sim (NL-Sim) характеризации библиотечных элементов и сложно-функциональных блоков нанометровых СБИС (свид-во №2009616372).
 
Calculation of Stress Probability for NBTI-Aware Timing Analysis. Proc. of ISQED, 2009, ISQED&09 10-th International Symposium on Quality Electronic Design. – San Jose, Cal, USA. 2009, March 16-18., p.714-718.
 
Вероятности напряженного состояния транзисторов для временного анализа с учетом электротемпературной нестабильности. Информационные технологии, 2009, №7, C.32-38.
2010 
 
Методы ускоренной характеризации библиотек элементов СБИС с контролем заданной точности. Известия ВУЗов. Электроника. 2010. № 3. С. 51-59.
 
Статистический анализ сложных функциональных блоков. Известия ВУЗов. Электроника. 2010. № 5. C. 41-47.
 
Метод аппроксимации сечений для оптимизации характеризационной сетки при проектировании библиотек элементов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2010. Сборник трудов / под общ. ред. академика А.Л.Стемпковского. М.:ИППМ РАН, 2010. С. 120-125.
 
Методы ускоренной характеризации больших параметризованных сложно-функциональных блоков. Проблемы разработки перспективных микро- и наноэлектронных систем - 2010. Сборник трудов / под общ. ред. академика А.Л.Стемпковского. М.:ИППМ РАН, 2010. С. 154-159.
 
Методы ускоренной характеризации библиотечных элементов и сложно-функциональных блоков нанометровых СБИС. Международная научно-техническая конференция "Проектирование систем на кристалле: тенденции развития и проблемы". М.: МИЭТ, 2010. С.4-7.
2011 
 
Методы анализа деградации транзисторов во времени для нанометровых технологий. Труды Международного конгресса по интеллектуальным системам и информационным технологиям - 2011. “Интеллектуальные САПР”. 2011. V. 2. С. 95-96.
 
Методы анализа логических корреляций для САПР цифровых КМОП СБИС. М.: Техносфера, 2011.-136с. - ISBN 978-5-94836-280-9
 
Анализ деградации параметров транзисторов во времени на логическом уровне. Известия ЮФУ. Технические науки. 2011. №7. С.188-197. (ISSN 1999-9429).
 
Параметрическая модель для анализа эффектов деградации порогового напряжения транзистора. Труды Международного конгресса по интеллектуальным системам и информационным технологиям - 2011. “Интеллектуальные САПР”. 2011. V. 2. С. 96-97.
 
Метод ускоренного моделирования интегральных схем с оценкой точности. Системы управления и информационные технологии. 2011. №3(45). С. 75-80.
2012 
 
Логико-временной анализ нанометровых схем на основе интервального подхода. Известия ЮФУ. Технические науки. 2012. №7 (132). С. 85-91.
 
Аппарат характеристических функций интервалов для контроля логической совместимости путей распространения сигналов. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2012 “Интеллектуальные САПР”. C. 107-109.
 
On-die CMOS termination resistor for USB transmitter. Изв. НАН РА и ГИУА. Серия "Технические науки”. 2012. Т. 65, № 3. С. 295-303.
 
Программа NL-PrAn анализа логических состояний в КМОП-схемах на основе вероятностного подхода (№2012611697).
 
Программа NL-LCA автоматического поиска и генерации логических ограничений в КМОП-схемах (№2012611913).
 
Метод распространения задержек вдоль схемы на основе логико-временных интервалов. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2012 “Интеллектуальные САПР”. C. 106-107.
 
Анализ задержек библиотечных элементов с учетом смещения входных фронтов. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2012 “Интеллектуальные САПР”. C. 109-110.
 
Метод анализа быстродействия вентилей с учетом одновременного переключения входов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 119-124.
 
Анализ быстродействия нанометровых сложно-функциональных блоков на основе интервального моделирования. Известия ВУЗов. Электроника. 2012. № 4. C. 40-49.
 
Метод интервальных оценок задержек и выходных фронтов библиотечных элементов нанометровых КМОП-схем. Известия ЮФУ. Технические науки. 2012. №7 (132). С. 70-76.
 
Интервальный статический временной анализ КМОП-схем с учетом логических корреляций. Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 113-118.
2013 
 
Алгоритмы характеризации и анализа задержек КМОП-вентилей с учетом деградации транзисторов. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2013. “IS&IT’13”. 2013. C. 250-251.
 
Анализ пикового тока на основе результатов характеризации реальных библиотек логических вентилей. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2013. “IS&IT’13”. C. 251-252.
 
Статический временной анализ КМОП-схем с учетом дестабилизирующих факторов. Известия ЮФУ. Технические науки. 2013. №7. С.65-70.
 
Timing Analysis for Complex Digital Gates and Circuits Accounting for Transistor Degradation. Proceedings of SEUA. Series “Information technologies, Electronics, Radio engineering”. March 2013. Issue 16. P. 84-93.
 
The Analysis of the Performance of Nanometer Intellectual Property Blocks Based on Interval Simulation  . Russian Microelectronics. © Pleiades Publishing, Ltd., 2013. Vol. 42. №7. P. 396-402.
2014 
 
Новые проблемы логико-топологического синтеза заказных сложно-функциональных блоков и методы их решения. Информационные технологии. 2014. C. 44-50.
 
Методы повышения точности оценки пикового тока на логическом уровне на основе анализа логических корреляций. Известия ЮФУ. Технические науки. 2014. № 7. C. 66-75.
 
Теоретико-графовая модель сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора. Известия ЮФУ. Технические науки. 2014. № 7. C. 58-66.
 
Метод снижения статической мощности КМОП-схем на основе отключающих транзисторов с контролем быстродействия. Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть I. С. 101-106.
 
Методы проектирования заказных сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии. Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть I. С. 161-166.
 
Оценка быстродействия сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2014. “IS-IT’14”. С. 98-102.
 
Метод оценки пикового тока на логическом уровне с учетом одновременного переключения входов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть I. С. 37-42.
 
Методы повышения точности оценки пикового тока на логическом уровне на основе метода резолюций. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2014. “IS-IT’14”. С. 102-105.
 
Проблема анализа пикового тока при проектировании сверхбольших интегральных схем на логическом уровне и современные методы ее решения. Информационные технологии. 2014. C. 58-63.
 
Актуальные проблемы автоматизации логико-топологического проектирования библиотечных элементов и блоков СБИС для нанометровых технологий. Вестник Рязанского государственного радиотехнического университета. 2014. № 4 (вып. 50). Ч. 1 С. 69-76.
 
Интервальная модель задержек КМОП вентиля. IV Международная научно-практическая конференция «Отечественная наука в эпоху изменений: постулаты прошлого и теории нового времени». 2014. С. 17-20.
2015 
 
Определение размеров ключевых транзисторов в низкомощных КМОП схемах для метода отключения питания с контролем быстродействия. Известия ЮФУ. Технические науки. 2015. Вып.167. №6. C. 106-115.
 
Учет логических корреляций между выходами комбинационной схемы при коммутации с входами схемы кодирования. Труды Международного конгресса по интеллектуальным системам и информационным технологиям - “IS&IT’15”. 2015. С. 192-197.
 
Оптимизация схем кодирования на основе выбора варианта коммутаций с учетом логических корреляций между выходами комбинационной схемы. Известия ЮФУ. Технические науки. 2015. Вып. 167. №6. C. 255-262.
 
Methods of logical synthesis for library elements and blocks with regular layout structure. 2015 IEEE 35th International Conference on Electronics and Nanotechnology (ELNANO-2015). 2015. P. 138-141.
 
Алгоритм оценки пикового тока на логическом уровне проектирования на основе анализа распространения логических корреляций в схеме. Вестник Рязанского государственного радиотехнического университета. 2015. Вып. 52. №2. С. 56-64.
 
Статистический анализ блочно-поворотного механизма Марголуса в клеточно-автоматной модели диффузии в среде с дискретными особенностями. Компьютерные исследования и моделирование. 2015. С. 1155-1176.
 
Оптимизация статической мощности КМОП схем при заданных ограничениях на быстродействие на основе метода отключения питания. Труды Международного конгресса по интеллектуальным системам и информационным технологиям - 2015. “IS&IT’15”. С. 117-122.
 
Simultaneous Logic and Layout Synthesis for Fin-fet Based Elements with Regular Layout in Рolysilicon and Diffusion. Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). 2015. P. 264-267.
 
Методы мультиинтервального анализа быстродействия наноэлектронных схем на логическом уровне. «Электронная техника. Серия 3. Микроэлектроника». 2015. №3 (159). С. 11-18.
 
Оптимизация схем кодирования в целях повышения помехозащищенности интегральных схем при воздействии внешних дестабилизирующих факторов. Вторая Российско-Белорусская научно-техническая конференция «Элементная база отечественной радиоэлектроники: импортозамещение и применение» им. О.В. Лосева.Нижний Новгород, 17-19 ноября 2015. С. 66-70.
 
Методы синтеза помехозащищенных комбинационных блоков. Информационные технологии. 2015. Т. 21. № 11. С. 821-826.
 
Методы повышения надежности комбинационных схем на основе мультиинтервального анализа быстродействия. Системы высокой доступности. 2015. №4. С. 69-76.
 
Анализ быстродействия сложных цифровых схем с учетом неопределенности технологических и схемных параметров. Вестник Рязанского государственного радиотехнического университета. 2015. Вып. 53. № 3. С. 29-35.
2016 
 
Применение теории кодирования для повышения помехозащищенности комбинационных схем. Информационные технологии. 2016. Т. 22. №12. С. 931-937.
 
Multi-Interval Static Timing Analysis Accounting Logic Compatibility. 14th IEEE EAST-WEST DESIGN & TEST SYMPOSIUM (EWDTS). 2016. P. 440-443.
 
Методы повышения сбоеустойчивости комбинационных ИМС на основе избыточного кодирования. Прикладная математика и информатика. М.: Изд-во факультета ВМК МГУ, 2016. № 53. С. 96-105.
 
Маршрут логико-топологического синтеза комбинационных схем для КМОП технологий с трехмерным затвором транзистора. Известия ЮФУ. Технические науки. 2016. №6 (179). C. 131-141.
 
Differential Clock Cross-Point Correction Method for Pipeline ADCs. 14th IEEE EAST-WEST DESIGN & TEST SYMPOSIUM (EWDTS). 2016. Pp. 429-431.
 
Методы логико-топологического синтеза сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии. Труды Международного конгресса по интеллектуальным системам и информационным технологиям «IS&IT’16». 2016. Т. 1. С. 44-48.
 
Методы оптимизации схем кодирования на основе диаграмм двоичных решений для синтеза отказоустойчивых микро- и наноэлектронных схем. VII Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем – 2016»: сб. научн. тр. / под общей ред. А.Л. Стемпковского. Часть IV. С. 158-165.
 
Методы логико-временного проектирования библиотечных элементов и блоков СБИС для перспективных технологий с вертикальным затвором транзистора. VII Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем – 2016»: сб. научн. тр. / под общей ред. А.Л. Стемпковского. Часть I. С. 56-63. 2016.
 
Применение клеточно-автоматных и нейросетевых методов в проектировании интегральных микросхем. Optical Memory and Neural Networks. 2016. V. 25. № 2. Pp. 72-78
 
Вычислимость в клеточных автоматах. Искусственный интеллект и принятие решений. 2016. № 1. С. 18-36.
2017 
 
Clustered Voltage Scaling Design Technique for Low-Power Hashing Unit. 15th IEEE EAST-WEST DESIGN & TEST SYMPOSIUM EWDTS). 2017. Pp. 149-153.
 
A Technique of ASIC Peak Current Estimation Based on the Resolution Method. 2017 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering. 2017. Pp. 67-70.
 
Computability via Cellular Automata. Scientific and Technical Information Processing. 2017. 2017. Vol. 44. № 5. Pp. 1–15.
 
Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding. Computational Mathematics and Modeling. 2017. Vol. 28. № 3. Pp. 400-406.
 
Разработка методов проектирования компактной топологии регулярных структур FinFET транзисторов на основе технологии режущих слоев. Электронная техника. Серия 3. Микроэлектроника. 2017. № 3 (167). С. 13-21.
 
Разработка алгоритмов логико-топологического синтеза библиотечных элементов и блоков с регулярной структурой для технологических норм проектирования 32 нм. Известия ВУЗов. Электроника. 2017. Т. 22. № 4. С. 369-378.
 
Методы разработки графовых моделей регулярных структур FinFET транзисторов с независимыми затворами. Известия ЮФУ. Технические науки. 2017. №7(192). С. 175-185.
 
Совместное решение задач трассировки межсоединений с ресинтезом для реконфигурируемых систем на кристалле. Известия ВУЗов. Электроника. 2017. Т. 22. № 3. С. 266-275.
2018 
 
Models and Methods of Inter-Gate Resynthesis at The Transistor Level for Nanoelectronic Circuits Based on Finfets. IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus). Saint Petersburg Electrotechn Univ LETI, RUSSIA, JAN 29-FEB 01, 2018. С. 1364-1367. DOI:10.1109/EIConRus.2018.8317350.
 
Алгоритм декомпозиции на основе метода имитации отжига для реконфигурируемых систем на кристалле. Проблемы разработки перспективных микро- и наноэлектронных систем. 2018. Выпуск I. С. 199-204.
 
Использование информационной избыточности при построении сбоеустойчивых комбинационных схем. Таврический вестник информатики и математики. 2018. № 2 (39). C. 29-44.
 
Solving the Problems of Routing Interconnects with a Resynthesis for Reconfigurable Systems on a Chip. Russian Microelectronics. 2018. Vol. 47. № 7. pp. 1–6.
 
Clustering Optimization Based on Simulated Annealing Algorithm for Reconfigurable Systems-On-Chip. IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus). Saint Petersburg Electrotechn Univ LETI, RUSSIA, JAN 29-FEB 01, 2018. С. 1492-1495. DOI:10.1109/EIConRus.2018.8317380.
 
Адаптация метода моделирования отжига для размещения элементов в базисе реконфигурируемых систем на кристалле. Электронная техника. Серия 3. Микроэлектроника. 2018. Вып. 4 (172). С. 55-61.
 
Обобщенный метод Гаусса и его применение в маршруте проектирования сверхбольших интегральных схем и систем на кристалле. Известия ЮФУ. Технические науки. 2018. № 4 (194). С. 6-14.
 

Труды, представленные на конференциях МЭС


2005 
 Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем с учётом логических ограничений
 Соловьев Р.А., Гаврилов С.В.
Анализ помех, влияющих на задержку, с помощью графа парных ограничений
2006 
 Гаврилов С.В., Глебов А.Л., Лялинская О.В., Соловьев Р.А.
Использование результатов характеризации реальных библиотек логических вентилей в статистическом временном анализе
 Соловьев Р.А., Глебов А.Л., Гаврилов С.В.
Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций
2008 
 Каграманян Э.Р., Гаврилов С.В., Егоров Ю.Б.
Методы характеризации библиотечных элементов с учетом вариаций пороговых напряжений транзисторов
 Брагин К.Р., Гаврилов С.В., Каграманян Э.Р.
Методы логико-временного анализа для характеризации заказных блоков цифровых КМОП-схем
 Соловьев Р.А., Гаврилов С.В., Глебов А.Л.
Статистический анализ быстродействия с учетом реконвергенции проводящих путей и вариации фронтов
 Гудкова О.Н., Гаврилов С.В.
Логико-временной анализ надежности цифровых СБИС с учетом эффектов деградации NBTI и HCI
2010 
 Гудкова О.Н., Скачкова Е.П., Муханюк Н.Н., Гаврилов С.В., Соловьев Р.А.
Методы ускоренной характеризации больших параметризованных сложно-функциональных блоков
 Гудкова О.Н., Гаврилов С.В., Егоров Ю.Б.
Метод аппроксимации сечений для оптимизации характеризационной сетки при проектировании библиотек элементов
2012 
 Гаврилов С.В., Гудкова О.Н., Северцев В.Н.
Интервальный статический временной анализ КМОП-схем с учетом логических корреляций
 Гаврилов С.В., Гудкова О.Н., Пирютина Г.А.
Метод анализа быстродействия вентилей с учетом одновременного переключения входов
2014 
 Волобуев П.С., Гаврилов С.В., Рыжова Д.И.
Метод снижения статической мощности КМОП-схем на основе отключающих транзисторов с контролем быстродействия
 Гаврилов С.В., Иванова Г.А., Манукян А.А.
Методы проектирования заказных сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии
 Рыжова Д.И., Гаврилов С.В.
Метод оценки пикового тока на логическом уровне с учетом одновременного переключения входов
2016 
 Гаврилов С.В., Жукова Т.Д., Рыжова Д.И.
Методы оптимизации схем кодирования на основе диаграмм двоичных решений для синтеза отказоустойчивых микро- и наноэлектронных схем
 Гаврилов С.В., Жукова Т.Д., Рыжова Д.И.
Методы логико-временного анализа библиотечных элементов и блоков СБИС для перспективных технологий с вертикальным затвором транзистора
2018 
 Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Хватов В.М.
Алгоритм декомпозиции на основе метода имитации отжига для реконфигурируемых систем на кристалле
 

Монографии:

 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Методы логического и логико-временного анализа цифровых КМОП СБИС // M.: Наука, 2007, 220c. внешняя ссылка на статью
 Гаврилов С.В. Методы анализа логических корреляций для САПР цифровых КМОП СБИС // М.: Техносфера, 2011. 136 c. внешняя ссылка на статью

Избранные труды последних лет:

 S. Gavrilov, A. Glebov, S. Rusakov, D. Blaauw, L. Jones, G. Vijayan. Fast Power loss calculation for digital static CMOS circuits // Proc. Of European Design and Test Conference (ED&TC), Paris, France, 1997, P.411.
 S. Gavrilov, A. Glebov, S. Pullela, S. Moore, G. Vijayan, A. Dharchoundhury, R. Panda, D. Blaauw. Library-less synthesis for static CMOS combinational logic circuits // Proc. of IEEE/ACM intern. Conference on computer aided design (ICCAD), San Jose, CA, 1997, P.658.
 A. Glebov, S. Gavrilov, D. Blaauw, S .Sirichotiyakul, C. Oh, V. Zolotov. False-Noise Analysis using Logic Implications // Proc. of IEEE/ACM intern. Conference on computer aided design (ICCAD), San Jose, CA, 2001, P.515.
 A. Glebov, S. Gavrilov, D. Blaauw, V. Zolotov, R. Panda, C. Oh. False-Noise Analysis Using Resolution Method // Intern. Symp. on Quality Electronic Design (ISQED), San Jose, CA, 2002, P.437.
 A. Glebov, S. Gavrilov, D. Blaauw, V. Zolotov. False-noise analysis using logic implications // ACM Transactions on Design Automation of Electronic Systems (TODAES), 2002, v.7, №3, P.474-498. внешняя ссылка на статью
 С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Анализ помехоустойчивости цифровых схем на основе логических импликаций // Известия ВУЗов, Электроника, 2002, №5, C.60.
 С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Быстрый алгоритм расчета мощности в цифровых КМОП схемах // Электроника НТБ, 2002, №6, C.40.
 С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Структурная оптимизация цифровых КМОП схем // Информационные технологии и вычислительные системы, 2002, №4., C.40-47
 D.Blaauw,S.Gavrilov,A.Glebov,Y.Egorov,D.Nadezchin,etc. SOI transistor model for fast transient simulation // In Proc. of ICCAD, 2003, P.120-127. внешняя ссылка на статью
 S.Gavrilov, A.Glebov, V.Zolotov, etc. False-Noise Analysis for Domino Circuits // In Proc. of DATE, Paris Feb. 2004, P.784-789. внешняя ссылка на статью
 S.Gavrilov,A.Glebov,R.Soloviev,M.Becer,etc. Delay Noise Pessimism Reduction by Logic Correlations // In Proc. of ICCAD, 2004, P. 160-167.
 А.Л.Стемпковский, С.В.Гаврилов,А.Л.Глебов.Анализ фатальных помех в цифровых схемах на основе метода резолюций // Электроника,Известия ВУЗов, N6, 2004, C.64-72.
 А.Л.Стемпковский, С.В.Гаврилов,А.Л.Глебов. Анализ помехоустойчивости цифровых схем типа "домино // Информационные технологии и вычислительные системы, №10, 2004, C.2-7.
 С.В.Гаврилов, Р.А.Соловьев, А.Л.Глебов. Анализ помех влияющих на задержку прохождения сигнала в цифровых СБИС, на основе логических ограничений // Электроника, Известия ВУЗов, 2005. - №6, С. 61-67.
 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Статистический подход к временному анализу цифровых схем // Известия ВУЗов. Электроника, 2006, № 5, С.99-106.
 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Методы повышения эффективности временного анализа СБИС // Информационные технологии, 2006, №12, С.2-12.
 Гаврилов С.В., Глебов А.Л., Соловьев Р.А. Обнаружение ложных путей в цифровой схеме на основе логических импликаций // Известия ВУЗов, Электроника, 2007, №2, С.78-84.
 Гаврилов С.В., Глебов А.Л., Егоров Ю.Б., Стемпковский А.Л. Методы многоуровневого анализа быстродействия цифровых КМОП СБИС // Известия ВУЗов. Электроника. – 2007. - № 4. – С. 28-36.
 Savithri Sundareswaran, Sergey Gavrilov, Roman Soloviev, Rajendran Panda A Timing Methodology Considering Within-Die Clock Skew Variations // IEEE International SOC conference, 2008, Newport Beach, CA, P.351-356. внешняя ссылка на статью
 А.Л. Стемпковский, С.В. Гаврилов, Э.Р. Каграманян Методы логико-временного анализа заказных блоков СБИС // Известия ВУЗов. Электроника. 2008. №5. С.41-50.
 Гаврилов С.В., Гудкова О.Н., Каграманян Э.Р. Анализ надежности функционирования цифровых КМОП СБИС с учетом эффектов деградации транзисторов. // Известия ВУЗов. Электроника. 2008. №6. С.30-40.
 С.В. Гаврилов, Э.Р. Каграманян, Л.С. Ходош Тенденции развития моделей библиотечных элементов для статического временного анализа цифровых СБИС // Информационные технологии. 2009, № 3, C.20-24.
 А.Л.Стемпковский, А.Л. Глебов, С.В. Гаврилов, О.Н.Гудкова Вероятности напряженного состояния транзисторов для временного анализа с учетом электротемпературной нестабильности // Информационные технологии. 2009, №7, С.32–38
 Alexander Stempkovsky, Alexey Glebov, Sergey Gavrilov. Calculation of Stress Probability for NBTI-Aware Timing Analysis // Proc. of ISQED, 2009, P.714-718. внешняя ссылка на статью
 Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б. Методы ускоренной характеризации библиотек элементов СБИС с контролем заданной точности // Известия ВУЗов. Электроника. 2010. № 3. С. 51-59.
 Гаврилов С.В., Гудкова О.Н., Щелоков А.Н. Анализ деградации параметров транзисторов во времени на логическом уровне // Известия ЮФУ. Технические науки. 2011. №7. С.188-197.
 S. V. Gavrilov, O. N. Gudkova and Yu. B. Egorov. Methods of accelerated characterization of VLSI cell libraries with prescribed accuracy control // Russian Microelectronics, Vol.40, N7, 2011, P.476-482.
 С.В. Гаврилов, О.Н. Гудкова, А.Л. Стемпковский. Анализ быстродействия нанометровых сложно-функциональных блоков на основе интервального моделирования. // Известия ВУЗов. Электроника. – 2012. - № 4. – C. 40-49
 С.В. Гаврилов, Г.А. Пирютина, А.Н. Щелоков. Метод интервальных оценок задержек и выходных фронтов библиотечных элементов нанометровых КМОП-схем. // Известия ЮФУ. Технические науки. – 2012. - №7 (132). - С. 70-76.
 С.В. Гаврилов, О.Н. Гудкова, А.Н. Щелоков. Логико-временной анализ нанометровых схем на основе интервального подхода. // Известия ЮФУ. Технические науки. – 2012. - №7 (132). - С. 85-91.
 S.V. Gavrilov, O.N. Gudkova, A.L. Stempkovskiy. The Analysis of the Performance of Nanometer IP-blocks Based on Interval Simulation. // Russian Microelectronics, Vol.42, N7, 2013, P. 396–402. © Pleiades Publishing, Ltd., 2013.
 Sergey Gavrilov, Olga Gudkova, Roman Soloviev. Timing Analysis for Complex Digital Gates and Circuits Accounting for Transistor Degradation // Proceedings of SEUA. Series “Information technologies, Electronics, Radio engineering”. Issue 16, N1, 2013, P.84-93
 Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Проблема анализа пикового тока при проектировании сверхбольших интегральных схем на логическом уровне и современные методы ее решения // Информационные технологии. – 2014. № 6. С. 58—63.
 Гаврилов С.В., Иванова Г.А., Манукян А.А. Новые проблемы логико-топологического синтеза заказных сложно-функциональных блоков и методы их решения // Информационные технологии. – 2014. № 8. С. 44—50
 Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Методы повышения точности оценки пикового тока на логическом уровне на основе анализа логических корреляций // Известия ЮФУ. Технические науки. – 2014. № 7, C. 66-75
 Гаврилов С.В., Иванова Г.А., Стемпковский А.Л. Теоретико-графовая модель сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора // Известия ЮФУ. Технические науки. – 2014. № 7, C. 58-66.
 Sergey Gavrilov, Galina Ivanova, Pavel Volobuev, Aram Manukyan. Methods of logical synthesis for library elements and blocks with regular layout structure // 2015 IEEE 35th International Conference on Electronics and Nanotechnology (ELNANO-2015), 2015, P. 138-141.
 Гаврилов С.В., Рыжова Д.И. Алгоритм оценки пикового тока на логическом уровне проектирования на основе анализа распространения логических корреляций в схеме // Вестник Рязанского государственного радиотехнического университета. 2015. №2 (Выпуск 52). С. 56-64.
 Gavrilov S., Ivanova G. Simultaneous Logic and Layout Synthesis for Fin-fet Based Elements with Regular Layout in Рolysilicon and Diffusion // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015), 2015, P. 264-267.
 Гаврилов С.В., Иванова Г.А. Анализ быстродействия сложных цифровых схем с учетом неопределенности технологических и схемных параметров // Вестник Рязанского государственного радиотехнического университета. 2015. (Выпуск 53). С. 29-35.
 Гаврилов С.В., Иванова Г.А., Соловьев А.Н., Стемпковский А.Л. Оптимизация схем кодирования на основе выбора варианта коммутаций с учетом логических корреляций между выходами комбинационной схемы // Известия ЮФУ. Технические науки. – 2015. №6(167). C. 255-262.
 Волобуев П.С., Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Определение размеров ключевых транзисторов в низкомощных КМОП схемах для метода отключения питания с контролем быстродействия // Известия ЮФУ. Технические науки. – 2015. №6(167). C. 106-115.
 Гаврилов С.В., Иванова Г.А., Рыжова Д.И., Соловьев А.Н., Стемпковский А.Л. Методы синтеза помехозащищенных комбинационных блоков // Информационные технологии. 2015, Т. 21, №11, С. 821-826.
 A.L. Stempkovsky, S.V. Gavrilov, I.V. Matyushkin, and G.S. Teplov. On the Issue of Application of Cellular Automata and Neural Networks Methods in VLSI Design) // Optical Memory and Neural Networks. 2016. Vol. 25. No. 2. Pp. 72–78.
 Гаврилов С.В., Рыжова Д.И. Маршрут логико-топологического синтеза комбинационных схем для КМОП технологий с трехмерным затвором транзистора // Известия ЮФУ. Технические науки. – 2016. №6 (179). C. 131-141.
 Гаврилов С.В., Железников Д.А., Хватов В.М. Совместное решение задач трассировки межсоединений с ресинтезом для реконфигурируемых систем на кристалле // Известия ВУЗов. Электроника. – 2017. – Т. 22. – № 3. – С. 266-275.
 S. V. Gavrilov, S. I. Gurov, T. D. Zhukova, V. S. Rukhlov, D. I. Ryzhova, and D. V. Tel’pukhov. Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding // Computational Mathematics and Modeling, 2017, Vol. 28, No. 3. Pp. 400 – 406.
 Gavrilov S.V., Matyushkin I.V, Stempkovsky A.L. Computability via Cellular Automata // Scientific and Technical Information Processing. – 2017. V.44, №5, Pp. 1-15.
 Гаврилов С.В., Иванова Г.А., Лялинская О.В. Программа для анализа быстродействия интегральных схем с учетом вариаций схемных параметров // Свидетельство о государственной регистрации программы для ЭВМ № 2018610141 от 09.01.2018.

Статьи:

 -