Главная  Каталог авторов Каталог трудов Расширенный поиск Добавление статей Регистрация

Листинг всех работ автора. Нажмите на название работы чтобы получить по ней полную информацию.

Гаврилов С.В. (Gavrilov S.V.)
1994 
 Gavrilov S.V., Gorlach E.G.
Detailed Layout Optimization for Standard Cells of Arbitrary Height
1997 
 Gavrilov S.V., Glebov A.L., Pullela S., Moore S., Vijayan G., Dharchoudhury A., Rajendran Panda, Blaauw D.
Library-Less Synthesis for Static CMOS Combinational Logic Circuits
 Gavrilov S.V., Glebov A.L., Rusakov S.G., Blaauw D., Jones L.G., Vijayan G.
Fast Power Loss Calculation for Digital Static CMOS Circuits
 Глебов А.Л., Лопатников С.Ю., Гаврилов С.В.
Алгоритм быстрого расчета мощности для цифровых КМОП схем
1999 
 Gavrilov S.V., Glebov A.L.
BDD-based circuit level structural optimization for digital CMOS
2000 
 Гаврилов С.В., Глебов А.Л.
Алгоритм логического синтеза цифровых КМОП схем на проходных транзисторах
 Glebov A.L., Gavrilov S.V.
Use of logic implications for cross-coupling noise analysis
2001 
 Glebov A.L., Gavrilov S.V., Blaauw D.
False-noise analysis using logic implications
2002 
 Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем на основе логических импликаций
 Стемпковский А.Л., Гаврилов С.В., Глебов А.Л.
Структурная оптимизация цифровых КМОП схем
 Гаврилов С.В., Глебов А.Л.
Быстрый алгоритм расчета мощности в цифровых КМОП схемах
 Glebov A.L., Gavrilov S.V., Blaauw D., Zolotov V.
False-noise analysis using logic implications
 Glebov A.L., Gavrilov S.V., Blaauw D.
False-noise analysis using resolution method
2003 
 Gavrilov S.V., Glebov A.L., Egorov Yu.B., Nadezhin D.
SOI transistor model for fast transient simulation
2004 
 Стемпковский А.Л., Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем на основе метода резолюций
 Стемпковский А.Л., Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем типа "домино"
 Gavrilov S.V., Glebov A.L., Soloviev Roman, Becer M.
Delay Noise Pessimism Reduction by Logic Correlations
 Gavrilov S.V., Glebov A.L., Zolotov V.
False-Noise Analysis for Domino Circuits
2005 
 Глебов А.Л., Гаврилов С.В., Соловьев Р.А.
Анализ помех, влияющих на задержку прохождения сигнала в цифровых СБИС, на основе логических ограничений
 Соловьев Р.А., Гаврилов С.В.
Анализ помех, влияющих на задержку, с помощью графа парных ограничений
 Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем с учётом логических ограничений
2006 
 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л.
Методы повышения эффективности временного анализа СБИС
 Гаврилов С.В., Глебов А.Л., Соловьев Р.А.
Обнаружение ложных проводящих путей в статическом временном анализе на основе логических импликаций
 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л.
Статистический подход к временному анализу цифровых схем
 Gavrilov S.V., Glebov A.L., Sundareswaran Savithri, Rajendran Panda
Accurate Input Slew and Input Capacitance Variations for Statistical Timing Analysis
 Гаврилов С.В., Глебов А.Л., Лялинская О.В., Соловьев Р.А.
Использование результатов характеризации реальных библиотек логических вентилей в статистическом временном анализе
 Соловьев Р.А., Глебов А.Л., Гаврилов С.В.
Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций
 Gavrilov S.V., Zolotov V., Glebov A.L., Egorov Yu.B.
Fast Simulation of Circuitry having SOI Transistors
2007 
 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л.
Методы логического и логико- временного анализа цифровых КМОП СБИС
 Gavrilov S.V.
Fast Worst Case Stimulus Pattern Selection Based on Exhaustive Search
 Гаврилов С.В., Глебов А.Л., Егоров Ю.Б., Стемпковский А.Л.
Методы многоуровневого анализа быстродействия цифровых КМОП СБИС
 Гаврилов С.В., Глебов А.Л., Соловьев Р.А.
Обнаружение ложных путей в цифровой схеме на основе логических импликаций
2008 
 Гаврилов С.В., Гудкова О.Н., Каграманян Э.Р.
Методы логико-временного анализа цифровых СБИС с учетом эффектов деградации транзисторов
 Брагин К.Р., Гаврилов С.В., Каграманян Э.Р.
Методы логико-временного анализа для характеризации заказных блоков цифровых КМОП-схем
 Гудкова О.Н., Гаврилов С.В.
Логико-временной анализ надежности цифровых СБИС с учетом эффектов деградации NBTI и HCI
 Соловьев Р.А., Гаврилов С.В., Глебов А.Л.
Статистический анализ быстродействия с учетом реконвергенции проводящих путей и вариации фронтов
 Стемпковский А.Л., Гаврилов С.В., Каграманян Э.Р.
Методы логико-временного анализа заказных блоков СБИС
 Sundareswaran Savithri, Gavrilov S.V., Soloviev Roman, Rajendran Panda
A Timing Methodology Considering Within-Die Clock Skew Variations
 Каграманян Э.Р., Гаврилов С.В.
Модель временных параметров стандартных цифровых элементов с учетом NBTI-эффекта
 Каграманян Э.Р., Гаврилов С.В., Егоров Ю.Б.
Методы характеризации библиотечных элементов с учетом вариаций пороговых напряжений транзисторов
 Gavrilov S.V., Soloviev Roman, Sundareswaran Savithri, Rajendran Panda
Interdependent setup-hold characterization and timing analysis
 Каграманян Э.Р., Гаврилов С.В.
Анализ и разработка методов характеризации токовых моделей стандартных цифровых ячеек для статического временного анализа
2009 
 Егоров Ю.Б., Гаврилов С.В., Соловьев Р.А., Стемпковский А.Л.
Программа NanoLib-Sim (NL-Sim) характеризации библиотечных элементов и сложно-функциональных блоков нанометровых СБИС (свид-во №2009616372)
 Stempkovsky A.L., Glebov A.L., Gavrilov S.V.
Calculation of Stress Probability for NBTI-Aware Timing Analysis
 Гаврилов С.В., Каграманян Э.Р., Ходош Л.С.
Тенденции развития моделей библиотечных элементов для статического временного анализа цифровых СБИС
 Стемпковский А.Л., Глебов А.Л., Гаврилов С.В., Гудкова О.Н.
Вероятности напряженного состояния транзисторов для временного анализа с учетом электротемпературной нестабильности
2010 
 Гудкова О.Н., Скачкова Е.П., Муханюк Н.Н., Гаврилов С.В., Соловьев Р.А.
Методы ускоренной характеризации больших параметризованных сложно-функциональных блоков
 Гудкова О.Н., Гаврилов С.В., Егоров Ю.Б.
Метод аппроксимации сечений для оптимизации характеризационной сетки при проектировании библиотек элементов
 Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б.
Методы ускоренной характеризации библиотек элементов СБИС с контролем заданной точности
 Гаврилов С.В., Стемпковский А.Л.
Методы ускоренной характеризации библиотечных элементов и сложно-функциональных блоков нанометровых СБИС
 Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б.
Статистический анализ сложных функциональных блоков
2011 
 Гаврилов С.В.
Методы анализа логических корреляций для САПР цифровых КМОП СБИС
 Корчак А.Б., Гаврилов С.В., Евдокимов А.В.
Метод ускоренного моделирования интегральных схем с оценкой точности
 Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Методы анализа деградации транзисторов во времени для нанометровых технологий
 Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Параметрическая модель для анализа эффектов деградации порогового напряжения транзистора
 Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Анализ деградации параметров транзисторов во времени на логическом уровне
2012 
 Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Логико-временной анализ нанометровых схем на основе интервального подхода
 Гаврилов С.В., Пирютина Г.А., Щелоков А.Н.
Метод интервальных оценок задержек и выходных фронтов библиотечных элементов нанометровых КМОП-схем
 Гаврилов С.В., Пирютина Г.А., Щелоков А.Н.
Анализ задержек библиотечных элементов с учетом смещения входных фронтов
 Гаврилов С.В., Гудкова О.Н., Соловьев Р.А.
Программа NL-LCA автоматического поиска и генерации логических ограничений в КМОП-схемах (№2012611913)
 Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Метод распространения задержек вдоль схемы на основе логико-временных интервалов
 Гаврилов С.В., Гудкова О.Н., Северцев В.Н.
Интервальный статический временной анализ КМОП-схем с учетом логических корреляций
 Гаврилов С.В., Гудкова О.Н., Стемпковский А.Л.
Анализ быстродействия нанометровых сложно-функциональных блоков на основе интервального моделирования
 Гаврилов С.В., Гудкова О.Н., Пирютина Г.А.
Метод анализа быстродействия вентилей с учетом одновременного переключения входов
 Melikyan V.Sh., Gavrilov S.V., Aharonyan V.K., Aslanyan N.K., Hovhannisyan A.S.
On-die CMOS termination resistor for USB transmitter
 Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Аппарат характеристических функций интервалов для контроля логической совместимости путей распространения сигналов
 Гаврилов С.В., Гудкова О.Н.
Программа NL-PrAn анализа логических состояний в КМОП-схемах на основе вероятностного подхода (№2012611697)
2013 
 Гаврилов С.В., Пирютина Г.А., Щелоков А.Н.
Алгоритмы характеризации и анализа задержек КМОП-вентилей с учетом деградации транзисторов
 Gavrilov S.V., Gudkova O.N., Stempkovsky A.L.
The Analysis of the Performance of Nanometer Intellectual Property Blocks Based on Interval Simulation  
 Gavrilov S.V., Gudkova O.N., Soloviev Roman
Timing Analysis for Complex Digital Gates and Circuits Accounting for Transistor Degradation
 Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Анализ пикового тока на основе результатов характеризации реальных библиотек логических вентилей
 Гаврилов С.В., Пирютина Г.А., Щелоков А.Н.
Статический временной анализ КМОП-схем с учетом дестабилизирующих факторов
2014 
 Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Методы повышения точности оценки пикового тока на логическом уровне на основе анализа логических корреляций
 Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л.
Проблема анализа пикового тока при проектировании сверхбольших интегральных схем на логическом уровне и современные методы ее решения
 Рыжова Д.И., Гаврилов С.В.
Метод оценки пикового тока на логическом уровне с учетом одновременного переключения входов
 Гаврилов С.В., Иванова Г.А., Манукян А.А.
Методы проектирования заказных сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии
 Волобуев П.С., Гаврилов С.В., Рыжова Д.И.
Метод снижения статической мощности КМОП-схем на основе отключающих транзисторов с контролем быстродействия
 Гаврилов С.В., Иванова Г.А., Манукян А.А.
Новые проблемы логико-топологического синтеза заказных сложно-функциональных блоков и методы их решения
 Гаврилов С.В., Иванова Г.А., Стемпковский А.Л.
Теоретико-графовая модель сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора
 Гаврилов С.В., Иванова Г.А., Волобуев П.С.
Актуальные проблемы автоматизации логико-топологического проектирования библиотечных элементов и блоков СБИС для нанометровых технологий
 Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Методы повышения точности оценки пикового тока на логическом уровне на основе метода резолюций
 Гаврилов С.В., Иванова Г.А., Манукян А.А., Щелоков А.Н.
Оценка быстродействия сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора
 Гаврилов С.В., Иванова Г.А., Рыжова Д.И.
Интервальная модель задержек КМОП вентиля
2015 
 Волобуев П.С., Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л.
Определение размеров ключевых транзисторов в низкомощных КМОП схемах для метода отключения питания с контролем быстродействия
 Волобуев П.С., Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Оптимизация статической мощности КМОП схем при заданных ограничениях на быстродействие на основе метода отключения питания
 Гаврилов С.В., Рыжова Д.И.
Алгоритм оценки пикового тока на логическом уровне проектирования на основе анализа распространения логических корреляций в схеме
 Гаврилов С.В., Иванова Г.А., Соловьев А.Н., Стемпковский А.Л.
Оптимизация схем кодирования на основе выбора варианта коммутаций с учетом логических корреляций между выходами комбинационной схемы
 Gavrilov S.V., Ivanova G.A., Volobuev P.S., Manukyan A.A.
Methods of logical synthesis for library elements and blocks with regular layout structure
 Гаврилов С.В., Иванова Г.А.
Методы мультиинтервального анализа быстродействия наноэлектронных схем на логическом уровне
 Гаврилов С.В., Иванова Г.А.
Анализ быстродействия сложных цифровых схем с учетом неопределенности технологических и схемных параметров
 Гаврилов С.В., Иванова Г.А., Соловьев А.Н., Щелоков А.Н.
Учет логических корреляций между выходами комбинационной схемы при коммутации с входами схемы кодирования
 Гаврилов С.В., Матюшкин И.В.
Статистический анализ блочно-поворотного механизма Марголуса в клеточно-автоматной модели диффузии в среде с дискретными особенностями
 Гаврилов С.В., Иванова Г.А., Рыжова Д.И., Соловьев А.Н., Стемпковский А.Л.
Методы синтеза помехозащищенных комбинационных блоков
 Gavrilov S.V., Ivanova G.A.
Simultaneous Logic and Layout Synthesis for Fin-fet Based Elements with Regular Layout in Рolysilicon and Diffusion
 Гаврилов С.В., Иванова Г.А., Стемпковский А.Л.
Оптимизация схем кодирования в целях повышения помехозащищенности интегральных схем при воздействии внешних дестабилизирующих факторов
 Гаврилов С.В., Иванова Г.А., Рыжова Д.И., Стемпковский А.Л.
Методы повышения надежности комбинационных схем на основе мультиинтервального анализа быстродействия
2016 
 Гаврилов С.В., Гуров С.И., Жукова Т.Д., Рухлов В.С., Рыжова Д.И., Тельпухов Д.В.
Методы повышения сбоеустойчивости комбинационных ИМС на основе избыточного кодирования
 Hekimyan A.R., Gavrilov S.V., Trdatyan D., Trdatyan A.
Differential Clock Cross-Point Correction Method for Pipeline ADCs
 Гаврилов С.В., Жукова Т.Д., Иванова Г.А., Рыжова Д.И.
Методы логико-временного проектирования библиотечных элементов и блоков СБИС для перспективных технологий с вертикальным затвором транзистора
 Гаврилов С.В., Рыжова Д.И., Северцев В.Н., Щелоков А.Н.
Методы логико-топологического синтеза сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии
 Гаврилов С.В., Жукова Т.Д., Рыжова Д.И.
Методы оптимизации схем кодирования на основе диаграмм двоичных решений для синтеза отказоустойчивых микро- и наноэлектронных схем
 Gavrilov S.V., Ivanova G.A., Ryzhova D.I., Volobuev P.S.
Multi-Interval Static Timing Analysis Accounting Logic Compatibility
 Стемпковский А.Л., Гаврилов С.В., Матюшкин И.В., Теплов Г.С.
Применение клеточно-автоматных и нейросетевых методов в проектировании интегральных микросхем
 Стемпковский А.Л., Гаврилов С.В., Матюшкин И.В.
Вычислимость в клеточных автоматах
 Гаврилов С.В., Гуров С.И., Жукова Т.Д., Рыжова Д.И.
Применение теории кодирования для повышения помехозащищенности комбинационных схем
 Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л.
Маршрут логико-топологического синтеза комбинационных схем для КМОП технологий с трехмерным затвором транзистора
2017 
 Gavrilov S.V., Gurov S.I., Zhukova T.D., Рухлов В.С., Ryzhova D.I., Telpukhov D.V.
Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding
 Stempkovsky A.L., Gavrilov S.V., Korshunov A.V., Volobuev P.S., Ryzhova D.I.
Clustered Voltage Scaling Design Technique for Low-Power Hashing Unit
 Гаврилов С.В., Карева Е.С., Рыжова Д.И., Щелоков А.Н.
Методы разработки графовых моделей регулярных структур FinFET транзисторов с независимыми затворами
 Gavrilov S.V., Matyushkin I.V., Stempkovsky A.L.
Computability via Cellular Automata
 Garbulina T.V., Gavrilov S.V., Korshunov A.V., Ryzhova D.I., Volobuev P.S.
A Technique of ASIC Peak Current Estimation Based on the Resolution Method
 Гаврилов С.В., Карева Е.С., Рыжова Д.И.
Разработка методов проектирования компактной топологии регулярных структур FinFET транзисторов на основе технологии режущих слоев
 Гаврилов С.В., Карева Е.С., Рыжова Д.И.
Разработка алгоритмов логико-топологического синтеза библиотечных элементов и блоков с регулярной структурой для технологических норм проектирования 32 нм
 Гаврилов С.В., Железников Д.А., Хватов В.М.
Совместное решение задач трассировки межсоединений с ресинтезом для реконфигурируемых систем на кристалле
2018 
 Gavrilov S.V., Ryzhova D.I., Vasilyev N.O.
Models and Methods of Inter-Gate Resynthesis at The Transistor Level for Nanoelectronic Circuits Based on Finfets
 Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Хватов В.М.
Алгоритм декомпозиции на основе метода имитации отжига для реконфигурируемых систем на кристалле
 Гаврилов С.В., Гуров С.И., Тельпухов Д.В., Жукова Т.Д.
Использование информационной избыточности при построении сбоеустойчивых комбинационных схем
 Gavrilov S.V., Zheleznikov D.A., Khvatov V.M.
Solving the Problems of Routing Interconnects with a Resynthesis for Reconfigurable Systems on a Chip
 Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Обобщенный метод Гаусса и его применение в маршруте проектирования сверхбольших интегральных схем и систем на кристалле
 Gavrilov S.V., Zheleznikov D.A., Khvatov V.M., Chochaev R.Zh.
Clustering Optimization Based on Simulated Annealing Algorithm for Reconfigurable Systems-On-Chip
 Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Эннс В.И.
Адаптация метода моделирования отжига для размещения элементов в базисе реконфигурируемых систем на кристалле
2019 
 Gavrilov S.V., Ryzhova D.I., Vasilyev N.O., Zhukova T.D.
Algorithm of Structural Optimization for Digital CMOS Circuits
 Gavrilov S.V., Ivannikov A.D., Stempkovsky A.L.
Method of Mathematical Description for Digital System Blocks Logical Models
 Gavrilov S.V., Telpukhov D.V.
Automated Evolutionary Design of Fault-tolerant Logic Circuits
 Gavrilov S.V., Zheleznikov D.A., Zapletina M.A., Khvatov V.M., Chochaev R.Zh., Эннс В.И.
Layout Synthesis Design Flow for Special-Purpose Reconfigurable Systems-on-a-Chip
 Gavrilov S.V., Zheleznikov D.A., Chochaev R.Zh.
Simulated Annealing Based Placement Optimization for Reconfigurable Systems-on-Chip
 Ivanova G.A., Ryzhova D.I., Gavrilov S.V., Vasilyev N.O., Stempkovsky A.L.
Methods and Algorithms for the Logical-Topological Design of Microelectronic Circuits at the Valve and Inter-Valve Levels for Promising Technologies with a Vertical Transistor Gate
2020 
 Гаврилов С.В., Хватов В.М., Железников Д.А., Гарбулина Т.В.
Метод статического временного анализа с учетом трассировочных ресурсов для схем на базе реконфигурируемых систем на кристалле
 Фролова П.И., Чочаев Р.Ж., Иванова Г.А., Гаврилов С.В.
Алгоритм размещения с оптимизацией быстродействия на основе матриц задержек для реконфигурируемых систем на кристалле
 Чочаев Р.Ж., Железников Д.А., Иванова Г.А., Гаврилов С.В., Эннс В.И.
Модели и методы анализа структуры коммутационных ресурсов ПЛИС Обзор
 Заплетина М.А., Железников Д.А., Гаврилов С.В.
Иерархический подход к трассировке реконфигурируемой системы на кристалле островного типа
 Заплетина М.А., Жуков Д.В., Гаврилов С.В.
Методы анализа выполнимости булевых формул для современных задач систем автоматизации проектирования в микроэлектронике
 Zapletina M.A., Zheleznikov D.A., Gavrilov S.V.
The global interconnect routing approach for reconfigurable system-on-a-chip
 Гаврилов С.В., Железников Д.А., Чочаев Р.Ж.
Разработка и сравнительный анализ методов решения задачи размещения для реконфигурируемых систем на кристалле
 Gavrilov S.V., Khvatov V.M., Zheleznikov D.A., Garbulina T.V.
Post-route performance estimation method for reconfigurable systems-on-a-chip
 Frolova P.I., Chochaev R.Zh., Ivanova G.A., Gavrilov S.V.
Delay matrix based timing-driven placement for reconfigurable systems-on-chip
2021 
 Эннс В.И., Gavrilov S.V., Zapletina M.A.
Set Based Theoretical Approach to the Representation of Routing Stage in the Design Flow for the Heterogeneous FPGAs and Reconfigurable SoCs
 Эннс В.И., Гаврилов С.В., Заплетина М.А.
Формализация этапа автоматической трассировки в маршруте проектирования на основе гетерогенных реконфигурируемых интегральных схем
 Заплетина М.А., Гаврилов С.В.
Модификация алгоритма Pathfinder для этапа трассировки межсоединений ПЛИС
 Эннс В.И., Гаврилов С.В., Чочаев Р.Ж.
Автоматическая настройка программных средств размещения пользовательских схем на ПЛИС
 Хватов В.М., Гаврилов С.В.
Формирование библиотек СФ-блоков в маршруте проектирования пользовательских схем на ПЛИС и РСНК
 Эннс В.И., Гаврилов С.В., Хватов В.М., Курбатов В.Г.
Программное прототипирование и анализ реконфигурируемых интегральных схем с древовидной архитектурой
 Zapletina M.A., Zhukov D.V., Gavrilov S.V.
Boolean Satisfiability Methods for Modern Computer-Aided Design Problems in Microelectronics
 Zapletina M.A., Zheleznikov D.A., Gavrilov S.V.
Improving Pathfinder Algorithm Perfomance for FPGA Routing
 Khvatov V.M., Zheleznikov D.A., Gavrilov S.V.
Analysis of the Programmable Soft IP-cores Implementation for FPGAs
 Chochaev R.Zh., Gavrilov S.V.
Evaluating FPGA Routing Architectures with Complex Grid Layouts
 Chochaev R.Zh., Zheleznikov D.A., Ivanova G.A., Gavrilov S.V., Эннс В.И.
FPGA Routing Architecture Estimation Models and Methods. Review
 Эннс В.И., Гаврилов С.В., Хватов В.М., Курбатов В.Г.
Проектирование ПЛИС и реконфигурируемых СнК с использованием методов программного анализа и прототипирования
 

Сайт ИППМ    Сайт ИнфоМЭС    Обратная связь

Copyright © 2012-2022 ИППМ РАН. All Rights Reserved.
Обновлённая и существенно переработанная версия системы от 2016 года.

Разработка сайта - ИППМ РАН