Гаврилов Сергей Витальевич

Гаврилов Сергей Витальевич

д.т.н., профессор, директор

Окончил Московский физико-технический институт (МФТИ),
Факультет управления и прикладной математики (ФУПМ).
С 1997 года кандидат технических наук.
В 2007 году защитил диссертацию доктора технических наук.
Автор 188 научных работ, 2-х монографий.
Лауреат премии Правительства Российской Федерации 2015 года в области науки и техники. Награжден медалью "За вклад в реализацию государственной политики в области научно-технологического развития" в 2021 году.

Тел.: (499)729-92-08

Сфера научных интересов

  • системы автоматизации проектирования СБИС;
  • методы оптимизации интегральных схем;
  • cтатический временной анализ;
  • анализ мощности интегральных схем;
  • характеризация библиотек;
  • логический синтез;
  • методы быстрого моделирования;
  • анализ помехоустойчивости;
  • топологический синтез.
Форма для печатиФорма для печати (будет открыта в новом окне)

Труды, опубликованные за время работы в ИППМ РАН


- скрыть список публикаций
1994 
  Гаврилов С.В., Gorlach E.G.
Detailed Layout Optimization for Standard Cells of Arbitrary Height. 4-th International Design Automation Workshop. Moscow, 1994. - Р. 49-51.
1997 
  Гаврилов С.В., Глебов А.Л., Pullela S., Moore S., Vijayan G., Dharchoudhury A., Rajendran Panda, Blaauw D.
Library-Less Synthesis for Static CMOS Combinational Logic Circuits. Proceedings ICCAD-97, 1997, San Jose, CA. - P. 658-662.
  Гаврилов С.В., Глебов А.Л., Русаков С.Г., Blaauw D., Jones L.G., Vijayan G.
Fast Power Loss Calculation for Digital Static CMOS Circuits. Proceedings of ED&TC-97, Paris., 1997, - P. 411-415.
  Глебов А.Л., Лопатников С.Ю., Гаврилов С.В.
Алгоритм быстрого расчета мощности для цифровых КМОП схем. 3-я международная научно-техническая конференция "Микроэлектроника и информатика". - М., 1997. - С. 51.
1999 
  Гаврилов С.В., Глебов А.Л.
BDD-based circuit level structural optimization for digital CMOS. 1-st Intern. Workshop "Multi-Architecture Low Power Design". Moscow, 1999. - P. 45-49.
2000 
  Гаврилов С.В., Глебов А.Л.
Алгоритм логического синтеза цифровых КМОП схем на проходных транзисторах. 3-я Международная научно-техническая конференция "Электроника и информатика - XXI век". - М.: МИЭТ, 2000. - С. 220-221.
  Глебов А.Л., Гаврилов С.В.
Use of logic implications for cross-coupling noise analysis. Тезисы доклада. Signal Integrity Workshop. Austin 2000.
2001 
  Глебов А.Л., Гаврилов С.В., Blaauw D.
False-noise analysis using logic implications. Текст доклада. ICCAD-2001.
2002 
  Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем на основе логических импликаций. Известия высших учебных заведений. Электроника. - М., 2002. - Вып. 5.
  Стемпковский А.Л., Гаврилов С.В., Глебов А.Л.
Структурная оптимизация цифровых КМОП схем. Информационные технологии и вычислительные системы. М., 2002. Вып. 4. С. 40-47
  Гаврилов С.В., Глебов А.Л.
Быстрый алгоритм расчета мощности в цифровых КМОП схемах. Электроника: Наука, Технология, Бизнес. - М., 2002. - Вып. 6.
  Глебов А.Л., Гаврилов С.В., Blaauw D., Золотов В.
False-noise analysis using logic implications. Accepted for ACM Transactions on Design Automation of Electronic Systems. - 2002.
  Глебов А.Л., Гаврилов С.В., Blaauw D.
False-noise analysis using resolution method. ISQED-2002.
2003 
  Гаврилов С.В., Глебов А.Л., Егоров Ю.Б., Надежин Д.Ю.
SOI transistor model for fast transient simulation. Proc. of ICCAD-2003,San Jose, November 2003. 6 .
2004 
  Стемпковский А.Л., Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем на основе метода резолюций. Электроника, Известия ВУЗов, N6, стр. 64-71 Mосква, 2004
  Стемпковский А.Л., Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем типа "домино". Информационные технологии и вычислительные системы, N10, Москва, 2004, стр. 2-7
  Гаврилов С.В., Глебов А.Л., Соловьев Р.А., Becer M.
Delay Noise Pessimism Reduction by Logic Correlations. In Proc. of ICCAD, 2004, p.160-167
  Гаврилов С.В., Глебов А.Л., Золотов В.
False-Noise Analysis for Domino Circuits. In Proc. of DATE, Paris Feb. 2004, p.784-789
2005 
  Глебов А.Л., Гаврилов С.В., Соловьев Р.А.
Анализ помех, влияющих на задержку прохождения сигнала в цифровых СБИС, на основе логических ограничений. Известия ВУЗов. Электроника N6 2005г.
  Соловьев Р.А., Гаврилов С.В.
Анализ помех, влияющих на задержку, с помощью графа парных ограничений. Проблемы разработки перспективных микроэлектронных систем - 2005. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2005. С. 79-85.
  Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем с учётом логических ограничений. Проблемы разработки перспективных микроэлектронных систем - 2005. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2005. С. 72-78.
2006 
  Гаврилов С.В., Глебов А.Л., Стемпковский А.Л.
Методы повышения эффективности временного анализа СБИС. "Информационные технологии", N12, 2006, стр. 2-12.
  Гаврилов С.В., Глебов А.Л., Соловьев Р.А.
Обнаружение ложных проводящих путей в статическом временном анализе на основе логических импликаций. Известия ВУЗов. Электроника, 2006, N6
  Гаврилов С.В., Глебов А.Л., Стемпковский А.Л.
Статистический подход к временному анализу цифровых схем. Известия ВУЗов. Электроника, 2006 , N5, стр. 99- 106
  Гаврилов С.В., Глебов А.Л., Sundareswaran Savithri, Rajendran Panda
Accurate Input Slew and Input Capacitance Variations for Statistical Timing Analysis. Proc. of Austin Conference on Integrated Systems & Circuits, 2006
  Соловьев Р.А., Глебов А.Л., Гаврилов С.В.
Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций. Проблемы разработки перспективных микроэлектронных систем - 2006. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2006. С. 22-28.
  Гаврилов С.В., Глебов А.Л., Лялинская О.В., Соловьев Р.А.
Использование результатов характеризации реальных библиотек логических вентилей в статистическом временном анализе. Проблемы разработки перспективных микроэлектронных систем - 2006. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2006. С. 29-35.
  Гаврилов С.В., Золотов В., Глебов А.Л., Егоров Ю.Б.
Fast Simulation of Circuitry having SOI Transistors. Motorola Patent SC12227TS, - US Patent N7127384, issued 10/24/2006
2007 
  Гаврилов С.В., Глебов А.Л., Стемпковский А.Л.
Методы логического и логико- временного анализа цифровых КМОП СБИС. M.: Наука, 2007, 223c.
  Гаврилов С.В.
Fast Worst Case Stimulus Pattern Selection Based on Exhaustive Search. Intel&s annual symposium on VLSI CAD and validation, July 2007, Haifa, Israel
  Гаврилов С.В., Глебов А.Л., Егоров Ю.Б., Стемпковский А.Л.
Методы многоуровневого анализа быстродействия цифровых КМОП СБИС. Известия ВУЗов. Электроника. – 2007. - № 4. – С. 28-36.
  Гаврилов С.В., Глебов А.Л., Соловьев Р.А.
Обнаружение ложных путей в цифровой схеме на основе логических импликаций. Известия ВУЗов. Электроника. – 2007. - № 2. – С. 78-84.
2008 
  Гаврилов С.В., Гудкова О.Н., Каграманян Э.Р.
Методы логико-временного анализа цифровых СБИС с учетом эффектов деградации транзисторов. Известия ВУЗов. Электроника. – 2008. - № 6. –С. 30-40.
  Брагин К.Р., Гаврилов С.В., Каграманян Э.Р.
Методы логико-временного анализа для характеризации заказных блоков цифровых КМОП-схем. Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 92-97.
  Гудкова О.Н., Гаврилов С.В.
Логико-временной анализ надежности цифровых СБИС с учетом эффектов деградации NBTI и HCI. Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 30-35.
  Соловьев Р.А., Гаврилов С.В., Глебов А.Л.
Статистический анализ быстродействия с учетом реконвергенции проводящих путей и вариации фронтов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 24-29.
  Стемпковский А.Л., Гаврилов С.В., Каграманян Э.Р.
Методы логико-временного анализа заказных блоков СБИС. Известия ВУЗов. Электроника. – 2008. - № 5. – С. 41- 50.
  Sundareswaran Savithri, Гаврилов С.В., Соловьев Р.А., Rajendran Panda
A Timing Methodology Considering Within-Die Clock Skew Variations. IEEE International SOC conference, Sep 17-20, 2008, Newport Beach, CA.
  Каграманян Э.Р., Гаврилов С.В.
Модель временных параметров стандартных цифровых элементов с учетом NBTI-эффекта. 13-ая Международная открытая научная конференция "Современные проблемы информатизации в моделировании и социальных технологиях": сборник научных трудов. – Воронеж: Научная книга, 2008. – С. 222.
  Каграманян Э.Р., Гаврилов С.В., Егоров Ю.Б.
Методы характеризации библиотечных элементов с учетом вариаций пороговых напряжений транзисторов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 102-107.
  Гаврилов С.В., Соловьев Р.А., Sundareswaran Savithri, Rajendran Panda
Interdependent setup-hold characterization and timing analysis. Physical Design & DFM Conference, Austin, USA, May14-16, 2008.
  Каграманян Э.Р., Гаврилов С.В.
Анализ и разработка методов характеризации токовых моделей стандартных цифровых ячеек для статического временного анализа. 14-ая ежегодная международная научно-техническая конференция студентов и аспирантов "Радиоэлектроника, электротехника и энергетика": тезисы докладов. – М.: МЭИ, 2008.
2009 
  Егоров Ю.Б., Гаврилов С.В., Соловьев Р.А., Стемпковский А.Л.
Программа NanoLib-Sim (NL-Sim) характеризации библиотечных элементов и сложно-функциональных блоков нанометровых СБИС (свид-во №2009616372).
  Стемпковский А.Л., Глебов А.Л., Гаврилов С.В.
Calculation of Stress Probability for NBTI-Aware Timing Analysis. Proc. of ISQED, 2009, ISQED&09 10-th International Symposium on Quality Electronic Design. – San Jose, Cal, USA. 2009, March 16-18., p.714-718.
  Гаврилов С.В., Каграманян Э.Р., Ходош Л.С.
Тенденции развития моделей библиотечных элементов для статического временного анализа цифровых СБИС. Информационные технологии. – N3, 2009, C.20-24.
  Стемпковский А.Л., Глебов А.Л., Гаврилов С.В., Гудкова О.Н.
Вероятности напряженного состояния транзисторов для временного анализа с учетом электротемпературной нестабильности. Информационные технологии, 2009, №7, C.32-38.
2010 
  Гудкова О.Н., Скачкова Е.П., Муханюк Н.Н., Гаврилов С.В., Соловьев Р.А.
Методы ускоренной характеризации больших параметризованных сложно-функциональных блоков. Проблемы разработки перспективных микро- и наноэлектронных систем - 2010. Сборник трудов / под общ. ред. академика А.Л.Стемпковского. М.:ИППМ РАН, 2010. С. 154-159.
  Гудкова О.Н., Гаврилов С.В., Егоров Ю.Б.
Метод аппроксимации сечений для оптимизации характеризационной сетки при проектировании библиотек элементов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2010. Сборник трудов / под общ. ред. академика А.Л.Стемпковского. М.:ИППМ РАН, 2010. С. 120-125.
  Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б.
Методы ускоренной характеризации библиотек элементов СБИС с контролем заданной точности. Известия ВУЗов. Электроника. 2010. № 3. С. 51-59.
  Гаврилов С.В., Стемпковский А.Л.
Методы ускоренной характеризации библиотечных элементов и сложно-функциональных блоков нанометровых СБИС. Международная научно-техническая конференция "Проектирование систем на кристалле: тенденции развития и проблемы". М.: МИЭТ, 2010. С.4-7.
  Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б.
Статистический анализ сложных функциональных блоков. Известия ВУЗов. Электроника. 2010. № 5. C. 41-47.
2011 
  Гаврилов С.В.
Методы анализа логических корреляций для САПР цифровых КМОП СБИС. М.: Техносфера, 2011.-136с. - ISBN 978-5-94836-280-9
  Корчак А.Б., Гаврилов С.В., Евдокимов А.В.
Метод ускоренного моделирования интегральных схем с оценкой точности. Системы управления и информационные технологии. 2011. №3(45). С. 75-80.
  Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Методы анализа деградации транзисторов во времени для нанометровых технологий. Труды Международного конгресса по интеллектуальным системам и информационным технологиям - 2011. “Интеллектуальные САПР”. 2011. V. 2. С. 95-96.
  Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Параметрическая модель для анализа эффектов деградации порогового напряжения транзистора. Труды Международного конгресса по интеллектуальным системам и информационным технологиям - 2011. “Интеллектуальные САПР”. 2011. V. 2. С. 96-97.
  Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Анализ деградации параметров транзисторов во времени на логическом уровне. Известия ЮФУ. Технические науки. 2011. №7. С.188-197. (ISSN 1999-9429).
2012 
  Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Логико-временной анализ нанометровых схем на основе интервального подхода. Известия ЮФУ. Технические науки. 2012. №7 (132). С. 85-91.
  Гаврилов С.В., Пирютина Г.А., Щелоков А.Н.
Метод интервальных оценок задержек и выходных фронтов библиотечных элементов нанометровых КМОП-схем. Известия ЮФУ. Технические науки. 2012. №7 (132). С. 70-76.
  Гаврилов С.В., Пирютина Г.А., Щелоков А.Н.
Анализ задержек библиотечных элементов с учетом смещения входных фронтов. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2012 “Интеллектуальные САПР”. C. 109-110.
  Гаврилов С.В., Гудкова О.Н., Соловьев Р.А.
Программа NL-LCA автоматического поиска и генерации логических ограничений в КМОП-схемах (№2012611913).
  Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Метод распространения задержек вдоль схемы на основе логико-временных интервалов. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2012 “Интеллектуальные САПР”. C. 106-107.
  Гаврилов С.В., Гудкова О.Н., Северцев В.Н.
Интервальный статический временной анализ КМОП-схем с учетом логических корреляций. Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 113-118.
  Гаврилов С.В., Гудкова О.Н., Стемпковский А.Л.
Анализ быстродействия нанометровых сложно-функциональных блоков на основе интервального моделирования. Известия ВУЗов. Электроника. 2012. № 4. C. 40-49.
  Гаврилов С.В., Гудкова О.Н., Пирютина Г.А.
Метод анализа быстродействия вентилей с учетом одновременного переключения входов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 119-124.
  Меликян В.Ш., Гаврилов С.В., Aharonyan V.K., Aslanyan N.K., Hovhannisyan A.S.
On-die CMOS termination resistor for USB transmitter. Изв. НАН РА и ГИУА. Серия "Технические науки”. 2012. Т. 65, № 3. С. 295-303.
  Гаврилов С.В., Гудкова О.Н., Щелоков А.Н.
Аппарат характеристических функций интервалов для контроля логической совместимости путей распространения сигналов. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2012 “Интеллектуальные САПР”. C. 107-109.
  Гаврилов С.В., Гудкова О.Н.
Программа NL-PrAn анализа логических состояний в КМОП-схемах на основе вероятностного подхода (№2012611697).
2013 
  Гаврилов С.В., Пирютина Г.А., Щелоков А.Н.
Алгоритмы характеризации и анализа задержек КМОП-вентилей с учетом деградации транзисторов. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2013. “IS&IT’13”. 2013. C. 250-251.
  Гаврилов С.В., Гудкова О.Н., Стемпковский А.Л.
The Analysis of the Performance of Nanometer Intellectual Property Blocks Based on Interval Simulation  . Russian Microelectronics. © Pleiades Publishing, Ltd., 2013. Vol. 42. №7. P. 396-402.
  Гаврилов С.В., Гудкова О.Н., Соловьев Р.А.
Timing Analysis for Complex Digital Gates and Circuits Accounting for Transistor Degradation. Proceedings of SEUA. Series “Information technologies, Electronics, Radio engineering”. March 2013. Issue 16. P. 84-93.
  Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Анализ пикового тока на основе результатов характеризации реальных библиотек логических вентилей. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2013. “IS&IT’13”. C. 251-252.
  Гаврилов С.В., Пирютина Г.А., Щелоков А.Н.
Статический временной анализ КМОП-схем с учетом дестабилизирующих факторов. Известия ЮФУ. Технические науки. 2013. №7. С.65-70.
2014 
  Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Методы повышения точности оценки пикового тока на логическом уровне на основе анализа логических корреляций. Известия ЮФУ. Технические науки. 2014. № 7. C. 66-75.
  Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л.
Проблема анализа пикового тока при проектировании сверхбольших интегральных схем на логическом уровне и современные методы ее решения. Информационные технологии. 2014. C. 58-63.
  Рыжова Д.И., Гаврилов С.В.
Метод оценки пикового тока на логическом уровне с учетом одновременного переключения входов. Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть I. С. 37-42.
  Гаврилов С.В., Иванова Г.А., Манукян А.А.
Методы проектирования заказных сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии. Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть I. С. 161-166.
  Волобуев П.С., Гаврилов С.В., Рыжова Д.И.
Метод снижения статической мощности КМОП-схем на основе отключающих транзисторов с контролем быстродействия. Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть I. С. 101-106.
  Гаврилов С.В., Иванова Г.А., Манукян А.А.
Новые проблемы логико-топологического синтеза заказных сложно-функциональных блоков и методы их решения. Информационные технологии. 2014. C. 44-50.
  Гаврилов С.В., Иванова Г.А., Стемпковский А.Л.
Теоретико-графовая модель сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора. Известия ЮФУ. Технические науки. 2014. № 7. C. 58-66.
  Гаврилов С.В., Иванова Г.А., Волобуев П.С.
Актуальные проблемы автоматизации логико-топологического проектирования библиотечных элементов и блоков СБИС для нанометровых технологий. Вестник Рязанского государственного радиотехнического университета. 2014. № 4 (вып. 50). Ч. 1 С. 69-76.
  Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Методы повышения точности оценки пикового тока на логическом уровне на основе метода резолюций. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2014. “IS-IT’14”. С. 102-105.
  Гаврилов С.В., Иванова Г.А., Манукян А.А., Щелоков А.Н.
Оценка быстродействия сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора. Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2014. “IS-IT’14”. С. 98-102.
  Гаврилов С.В., Иванова Г.А., Рыжова Д.И.
Интервальная модель задержек КМОП вентиля. IV Международная научно-практическая конференция «Отечественная наука в эпоху изменений: постулаты прошлого и теории нового времени». 2014. С. 17-20.
2015 
  Гаврилов С.В., Иванова Г.А.
Анализ быстродействия сложных цифровых схем с учетом неопределенности технологических и схемных параметров. Вестник Рязанского государственного радиотехнического университета. 2015. Вып. 53. № 3. С. 29-35.
  Гаврилов С.В., Иванова Г.А., Соловьев А.Н., Щелоков А.Н.
Учет логических корреляций между выходами комбинационной схемы при коммутации с входами схемы кодирования. Труды Международного конгресса по интеллектуальным системам и информационным технологиям - “IS&IT’15”. 2015. С. 192-197.
  Волобуев П.С., Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Оптимизация статической мощности КМОП схем при заданных ограничениях на быстродействие на основе метода отключения питания. Труды Международного конгресса по интеллектуальным системам и информационным технологиям - 2015. “IS&IT’15”. С. 117-122.
  Гаврилов С.В., Иванова Г.А., Соловьев А.Н., Стемпковский А.Л.
Оптимизация схем кодирования на основе выбора варианта коммутаций с учетом логических корреляций между выходами комбинационной схемы. Известия ЮФУ. Технические науки. 2015. Вып. 167. №6. C. 255-262.
  Гаврилов С.В., Иванова Г.А., Волобуев П.С., Манукян А.А.
Methods of logical synthesis for library elements and blocks with regular layout structure. 2015 IEEE 35th International Conference on Electronics and Nanotechnology (ELNANO-2015). 2015. P. 138-141.
  Гаврилов С.В., Иванова Г.А.
Методы мультиинтервального анализа быстродействия наноэлектронных схем на логическом уровне. «Электронная техника. Серия 3. Микроэлектроника». 2015. №3 (159). С. 11-18.
  Гаврилов С.В., Рыжова Д.И.
Алгоритм оценки пикового тока на логическом уровне проектирования на основе анализа распространения логических корреляций в схеме. Вестник Рязанского государственного радиотехнического университета. 2015. Вып. 52. №2. С. 56-64.
  Волобуев П.С., Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л.
Определение размеров ключевых транзисторов в низкомощных КМОП схемах для метода отключения питания с контролем быстродействия. Известия ЮФУ. Технические науки. 2015. Вып.167. №6. C. 106-115.
  Гаврилов С.В., Матюшкин И.В.
Статистический анализ блочно-поворотного механизма Марголуса в клеточно-автоматной модели диффузии в среде с дискретными особенностями. Компьютерные исследования и моделирование. 2015. С. 1155-1176.
  Гаврилов С.В., Иванова Г.А., Рыжова Д.И., Соловьев А.Н., Стемпковский А.Л.
Методы синтеза помехозащищенных комбинационных блоков. Информационные технологии. 2015. Т. 21. № 11. С. 821-826.
  Гаврилов С.В., Иванова Г.А.
Simultaneous Logic and Layout Synthesis for Fin-fet Based Elements with Regular Layout in Рolysilicon and Diffusion. Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). 2015. P. 264-267.
  Гаврилов С.В., Иванова Г.А., Стемпковский А.Л.
Оптимизация схем кодирования в целях повышения помехозащищенности интегральных схем при воздействии внешних дестабилизирующих факторов. Вторая Российско-Белорусская научно-техническая конференция «Элементная база отечественной радиоэлектроники: импортозамещение и применение» им. О.В. Лосева.Нижний Новгород, 17-19 ноября 2015. С. 66-70.
  Гаврилов С.В., Иванова Г.А., Рыжова Д.И., Стемпковский А.Л.
Методы повышения надежности комбинационных схем на основе мультиинтервального анализа быстродействия. Системы высокой доступности. 2015. №4. С. 69-76.
2016 
  Гаврилов С.В., Гуров С.И., Жукова Т.Д., Рухлов В.С., Рыжова Д.И., Тельпухов Д.В.
Методы повышения сбоеустойчивости комбинационных ИМС на основе избыточного кодирования. Прикладная математика и информатика. М.: Изд-во факультета ВМК МГУ, 2016. № 53. С. 96-105.
  Экимян А.Р., Гаврилов С.В., Trdatyan D., Trdatyan A.
Differential Clock Cross-Point Correction Method for Pipeline ADCs. 14th IEEE EAST-WEST DESIGN & TEST SYMPOSIUM (EWDTS). 2016. Pp. 429-431.
  Гаврилов С.В., Жукова Т.Д., Иванова Г.А., Рыжова Д.И.
Методы логико-временного проектирования библиотечных элементов и блоков СБИС для перспективных технологий с вертикальным затвором транзистора. VII Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем – 2016»: сб. научн. тр. / под общей ред. А.Л. Стемпковского. Часть I. С. 56-63. 2016.
  Гаврилов С.В., Рыжова Д.И., Северцев В.Н., Щелоков А.Н.
Методы логико-топологического синтеза сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии. Труды Международного конгресса по интеллектуальным системам и информационным технологиям «IS&IT’16». 2016. Т. 1. С. 44-48.
  Гаврилов С.В., Жукова Т.Д., Рыжова Д.И.
Методы оптимизации схем кодирования на основе диаграмм двоичных решений для синтеза отказоустойчивых микро- и наноэлектронных схем. VII Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем – 2016»: сб. научн. тр. / под общей ред. А.Л. Стемпковского. Часть IV. С. 158-165.
  Гаврилов С.В., Иванова Г.А., Рыжова Д.И., Волобуев П.С.
Multi-Interval Static Timing Analysis Accounting Logic Compatibility. 14th IEEE EAST-WEST DESIGN & TEST SYMPOSIUM (EWDTS). 2016. P. 440-443.
  Стемпковский А.Л., Гаврилов С.В., Матюшкин И.В., Теплов Г.С.
Применение клеточно-автоматных и нейросетевых методов в проектировании интегральных микросхем. Optical Memory and Neural Networks. 2016. V. 25. № 2. Pp. 72-78
  Стемпковский А.Л., Гаврилов С.В., Матюшкин И.В.
Вычислимость в клеточных автоматах. Искусственный интеллект и принятие решений. 2016. № 1. С. 18-36.
  Гаврилов С.В., Гуров С.И., Жукова Т.Д., Рыжова Д.И.
Применение теории кодирования для повышения помехозащищенности комбинационных схем. Информационные технологии. 2016. Т. 22. №12. С. 931-937.
  Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л.
Маршрут логико-топологического синтеза комбинационных схем для КМОП технологий с трехмерным затвором транзистора. Известия ЮФУ. Технические науки. 2016. №6 (179). C. 131-141.
2017 
  Гаврилов С.В., Гуров С.И., Жукова Т.Д., Рухлов В.С., Рыжова Д.И., Тельпухов Д.В.
Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding. Computational Mathematics and Modeling. 2017. Vol. 28. № 3. Pp. 400-406.
  Стемпковский А.Л., Гаврилов С.В., Коршунов А.В., Волобуев П.С., Рыжова Д.И.
Clustered Voltage Scaling Design Technique for Low-Power Hashing Unit. 15th IEEE EAST-WEST DESIGN & TEST SYMPOSIUM EWDTS). 2017. Pp. 149-153.
  Гаврилов С.В., Карева Е.С., Рыжова Д.И., Щелоков А.Н.
Методы разработки графовых моделей регулярных структур FinFET транзисторов с независимыми затворами. Известия ЮФУ. Технические науки. 2017. №7(192). С. 175-185.
  Гаврилов С.В., Матюшкин И.В., Стемпковский А.Л.
Computability via Cellular Automata. Scientific and Technical Information Processing. 2017. 2017. Vol. 44. № 5. Pp. 1–15.
  Гарбулина Т.В., Гаврилов С.В., Коршунов А.В., Рыжова Д.И., Волобуев П.С.
A Technique of ASIC Peak Current Estimation Based on the Resolution Method. 2017 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering. 2017. Pp. 67-70.
  Гаврилов С.В., Карева Е.С., Рыжова Д.И.
Разработка методов проектирования компактной топологии регулярных структур FinFET транзисторов на основе технологии режущих слоев. Электронная техника. Серия 3. Микроэлектроника. 2017. № 3 (167). С. 13-21.
  Гаврилов С.В., Карева Е.С., Рыжова Д.И.
Разработка алгоритмов логико-топологического синтеза библиотечных элементов и блоков с регулярной структурой для технологических норм проектирования 32 нм. Известия ВУЗов. Электроника. 2017. Т. 22. № 4. С. 369-378.
  Гаврилов С.В., Железников Д.А., Хватов В.М.
Совместное решение задач трассировки межсоединений с ресинтезом для реконфигурируемых систем на кристалле. Известия ВУЗов. Электроника. 2017. Т. 22. № 3. С. 266-275.
2018 
  Гаврилов С.В., Гуров С.И., Тельпухов Д.В., Жукова Т.Д.
Использование информационной избыточности при построении сбоеустойчивых комбинационных схем. Таврический вестник информатики и математики. 2018. № 2 (39). C. 29-44.
  Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Хватов В.М.
Алгоритм декомпозиции на основе метода имитации отжига для реконфигурируемых систем на кристалле. Проблемы разработки перспективных микро- и наноэлектронных систем. 2018. Выпуск I. С. 199-204.
  Гаврилов С.В., Рыжова Д.И., Щелоков А.Н.
Обобщенный метод Гаусса и его применение в маршруте проектирования сверхбольших интегральных схем и систем на кристалле. Известия ЮФУ. Технические науки. 2018. № 4 (194). С. 6-14.
  Гаврилов С.В., Рыжова Д.И., Васильев Н.О.
Models and Methods of Inter-Gate Resynthesis at The Transistor Level for Nanoelectronic Circuits Based on Finfets. IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus). Saint Petersburg Electrotechn Univ LETI, RUSSIA, JAN 29-FEB 01, 2018. С. 1364-1367. DOI:10.1109/EIConRus.2018.8317350.
  Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Эннс В.И.
Адаптация метода моделирования отжига для размещения элементов в базисе реконфигурируемых систем на кристалле. Электронная техника. Серия 3. Микроэлектроника. 2018. Вып. 4 (172). С. 55-61.
  Гаврилов С.В., Железников Д.А., Хватов В.М., Чочаев Р.Ж.
Clustering Optimization Based on Simulated Annealing Algorithm for Reconfigurable Systems-On-Chip. IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus). Saint Petersburg Electrotechn Univ LETI, RUSSIA, JAN 29-FEB 01, 2018. С. 1492-1495. DOI:10.1109/EIConRus.2018.8317380.
  Гаврилов С.В., Железников Д.А., Хватов В.М.
Solving the Problems of Routing Interconnects with a Resynthesis for Reconfigurable Systems on a Chip. Russian Microelectronics. 2018. Vol. 47. № 7. pp. 1–6.
2019 
  Гаврилов С.В., Рыжова Д.И., Васильев Н.О., Жукова Т.Д.
Algorithm of Structural Optimization for Digital CMOS Circuits. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2019. № 1. С. 42-46. DOI: 10.31114/2078-7707-2019-1-42-46
  Гаврилов С.В., Иванников А.Д., Стемпковский А.Л.
Method of Mathematical Description for Digital System Blocks Logical Models. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2019. № 2. С. 8-11. DOI: 10.31114/2078-7707-2019-2-8-11
  Гаврилов С.В., Тельпухов Д.В.
Automated Evolutionary Design of Fault-tolerant Logic Circuits. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2019. № 1. С. 2-6. DOI: 10.31114/2078-7707-2019-1-2-6
  Гаврилов С.В., Железников Д.А., Заплетина М.А., Хватов В.М., Чочаев Р.Ж., Эннс В.И.
Layout Synthesis Design Flow for Special-Purpose Reconfigurable Systems-on-a-Chip. Russian Microelectronics. 2019. Vol. 48. No. 3. Pp. 176-186. DOI: 10.1134/S1063739719030053 (Scopus)
  Иванова Г.А., Рыжова Д.И., Гаврилов С.В., Васильев Н.О., Стемпковский А.Л.
Methods and Algorithms for the Logical-Topological Design of Microelectronic Circuits at the Valve and Inter-Valve Levels for Promising Technologies with a Vertical Transistor Gate. Russian Microelectronics. 2019. V. 48. № 3. Pp.167–175. DOI: 10.1134/S1063739719030065 (Scopus)
  Гаврилов С.В., Железников Д.А., Чочаев Р.Ж.
Simulated Annealing Based Placement Optimization for Reconfigurable Systems-on-Chip. IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus). JAN 28-31, 2019. С. 1597-1600. DOI: 10.1109/EIConRus.2019.8657251. Q4. WOS
2020 
  Гаврилов С.В., Хватов В.М., Железников Д.А., Гарбулина Т.В.
Метод статического временного анализа с учетом трассировочных ресурсов для схем на базе реконфигурируемых систем на кристалле. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. № 2. С. 2-8. DOI: 10.31114/2078-7707-2020-2-2-8
  Заплетина М.А., Железников Д.А., Гаврилов С.В.
Иерархический подход к трассировке реконфигурируемой системы на кристалле островного типа. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. № 3. С. 16-21. DOI: 10.31114/2078-7707-2020-3-16-21
  Фролова П.И., Чочаев Р.Ж., Иванова Г.А., Гаврилов С.В.
Алгоритм размещения с оптимизацией быстродействия на основе матриц задержек для реконфигурируемых систем на кристалле. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. Вып. 1. С. 2-7. doi: 10.31114/2078-7707-2020-1-2-7
  Заплетина М.А., Жуков Д.В., Гаврилов С.В.
Методы анализа выполнимости булевых формул для современных задач систем автоматизации проектирования в микроэлектронике. Известия высших учебных заведений. Электроника. 2020. Т. 25. № 6. С. 525-538. DOI: 10.24151/1561-5405-2020-25-6-525-538 RSCI
  Фролова П.И., Чочаев Р.Ж., Иванова Г.А., Гаврилов С.В.
Delay matrix based timing-driven placement for reconfigurable systems-on-chip. Proceedings of the 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, EIConRus 2020. 2020. С. 1799-1803. DOI: 10.1109/EIConRus49466.2020.9039108 Q
  Чочаев Р.Ж., Железников Д.А., Иванова Г.А., Гаврилов С.В., Эннс В.И.
Модели и методы анализа структуры коммутационных ресурсов ПЛИС Обзор. Известия высших учебных заведений. Электроника. 2020. Т. 25. № 5. С. 410-422. DOI: 10.24151/1561-5405-2020-25-5-410-422 RSCI
  Гаврилов С.В., Хватов В.М., Железников Д.А., Гарбулина Т.В.
Post-route performance estimation method for reconfigurable systems-on-a-chip. Proceedings of the 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, EIConRus 2020. 2020. С. 1804-1808. DOI: 10.1109/EIConRus49466.2020.9039262 Q
  Заплетина М.А., Железников Д.А., Гаврилов С.В.
The global interconnect routing approach for reconfigurable system-on-a-chip. Proceedings of the 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, EIConRus 2020. 2020. С. 1901-1904. DOI: 10.1109/EIConRus49466.2020.9039182 Q
  Гаврилов С.В., Железников Д.А., Чочаев Р.Ж.
Разработка и сравнительный анализ методов решения задачи размещения для реконфигурируемых систем на кристалле. Известия высших учебных заведений. Электроника. 2020. Т. 25. № 1. С. 48-57. DOI: 10.24151/1561-5405-2020-25-1-48-57 RSCI
2021 
  Эннс В.И., Гаврилов С.В., Заплетина М.А.
Set Based Theoretical Approach to the Representation of Routing Stage in the Design Flow for the Heterogeneous FPGAs and Reconfigurable SoCs. Russian Microelectronics. 2021. Vol. 50. No. 6. Pp. 463–470. DOI: 10.1134/S1063739722010061. (SCOPUS).
  Эннс В.И., Гаврилов С.В., Заплетина М.А.
Формализация этапа автоматической трассировки в маршруте проектирования на основе гетерогенных реконфигурируемых интегральных схем. Электронная техника. Серия 3 «Микроэлектроника». 2021. Вып. 3(183). С. 69-77. DOI: 10.7868/S241099322103009X. (RSCI). ID: 47848489.
  Эннс В.И., Гаврилов С.В., Хватов В.М., Курбатов В.Г.
Программное прототипирование и анализ реконфигурируемых интегральных схем с древовидной архитектурой. Электронная техника. Серия 3 «Микроэлектроника». 2021. Вып. 3 (183). С. 78–91. DOI: 10.7868/S2410993221030106. (RSCI). ID: 47848490.
  Хватов В.М., Гаврилов С.В.
Формирование библиотек СФ-блоков в маршруте проектирования пользовательских схем на ПЛИС и РСНК. Известия высших учебных заведений. Электроника. 2021. Т. 26. № 5. С. 387-398. DOI: 10.24151/1561-5405-2021-26-5-387-398. ID: 46694931.
  Заплетина М.А., Гаврилов С.В.
Модификация алгоритма Pathfinder для этапа трассировки межсоединений ПЛИС. Известия высших учебных заведений. Электроника. 2021. Т. 26. № 5. С. 399-409. DOI: 10.24151/1561-5405-2021-26-5-399-409. ID: 46694932.
  Эннс В.И., Гаврилов С.В., Чочаев Р.Ж.
Автоматическая настройка программных средств размещения пользовательских схем на ПЛИС. Известия вузов. Электроника. 2021. Т.26. № 6. C. 508-520. DOI: 10.24151/1561-5405-2021-26-6-508-520. (RSCI). ID: 47378925.
  Заплетина М.А., Железников Д.А., Гаврилов С.В.
Improving Pathfinder Algorithm Perfomance for FPGA Routing. Proceedings of the IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus). 2021. Pp. 2054–2057. DOI: 10.1109/ElConRus51938.2021.9396608. (WoS).
  Эннс В.И., Гаврилов С.В., Хватов В.М., Курбатов В.Г.
Проектирование ПЛИС и реконфигурируемых СнК с использованием методов программного анализа и прототипирования. МИКРОЭЛЕКТРОНИКА. 2021. Т. 50. № 6. С. 467–480 DOI: 10.31857/S0544126921060077. (SCOPUS) ID: 46650385.
  Хватов В.М., Железников Д.А., Гаврилов С.В.
Analysis of the Programmable Soft IP-cores Implementation for FPGAs. Proceedings of the IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus). 2021. Pp. 2681–2685. DOI: 10.1109/ElConRus51938.2021.9396572. (WoS).
  Чочаев Р.Ж., Гаврилов С.В.
Evaluating FPGA Routing Architectures with Complex Grid Layouts. Proceedings of the IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus). 2021. Pp. 2604–2635. DOI: 10.1109/ElConRus51938.2021.9396240. (WoS).
  Чочаев Р.Ж., Железников Д.А., Иванова Г.А., Гаврилов С.В., Эннс В.И.
FPGA Routing Architecture Estimation Models and Methods. Review. Russian Microeleсtronics. – 2021. Vol. 50. No. 7. Pp. DOI: 10.24151/1561-5405-2020-25-5-410-422. (SCOPUS).
  Заплетина М.А., Жуков Д.В., Гаврилов С.В.
Boolean Satisfiability Methods for Modern Computer-Aided Design Problems in Microelectronics. Russian Microelectronics. 2021. Vol. 50. No. 7. Pp. 516–522. DOI: 10.1134/S1063739721070131. (SCOPUS).
2022 
  Chistiakov A.Y., Заплетина М.А., Гаврилов С.В.
Backpass Trees for Modifying PathFinder-based Routing Algorithm for FPGA. In Proceedings of the IEEE International Multi-Conference on Engineering, Computer and Information Sciences (SIBIRCON). 2022. Pp. 1670-1673 DOI: 10.1109/SIBIRCON56155.2022.10016992.
  Джанполадов В.А., Гаврилов С.В.
Прогнозирование мощности утечки на основе машинного обучения на этапе планировки физического проектирования ИС. Известия вузов. Электроника. 2022. № 6. С. 763-773. DOI: 10.24151/1561-5405-2022-27-6-763-773. (RSCI).
  Хватов В.М., Гаврилов С.В.
Formation of IP-core Libraries in the User IC Design Flow for FPGAs and RSoCs. Russian Microelectronics. 2022. Vol. 51. No. 7. Pp. 567-572. DOI: 10.1134/S106373972207006X. (Scopus).
  Заплетина М.А., Гаврилов С.В.
Pathfinder Algorithm Modification for FPGA Routing Stage. Russian Microelectronics. 2022. Vol. 51. No. 7. Pp. 573–578. DOI: 10.1134/S1063739722070125. (Scopus).
  Эннс В.И., Гаврилов С.В., Чочаев Р.Ж.
Automatic FPGA Placement Configuration for Customer Designs. Russian Microeleсtronics. 2022. Vol. 51. No. 7. Pp. 579-584. DOI: 10.1134/S1063739722070046. (Scopus).
  Эннс В.И., Гаврилов С.В., Заплетина М.А.
Теоретико-множественный подход к представлению этапа трассировки в маршруте проектирования в базисе гетерогенных ПЛИС и реконфигурируемых СнК. Микроэлектроника. Т. 51. №.1. 2022. С. 71-79. DOI: 10.31857/S0544126922010069. (RSCI).
2023 
  Джанполадов В.А., Гаврилов С.В.
Прогнозирование динамического энергопотребления за счет сквозных токов на этапе планировки физического проектирования интегральных схем с использованием машинного обучения. Информационные технологии. 2023. Т. 29. № 11. С. 588-594. DOI: 10.17587/it.29.588-594. ID: 54955176.
  Чочаев Р.Ж., Шокарев Д.Б., Щелоков А.Н., Гаврилов С.В.
Разработка алгоритма детального размещения на ПЛИС. Известия ЮФУ. Технические науки. 2023. №. 5(235). С. 48-57. DOI 10.18522/2311-3103-2023-5-48-57. ID: 57932961.
 

Труды, представленные на конференциях МЭС


2005 
 Гаврилов С.В., Глебов А.Л.
Анализ помехоустойчивости цифровых схем с учётом логических ограничений
 Соловьев Р.А., Гаврилов С.В.
Анализ помех, влияющих на задержку, с помощью графа парных ограничений
2006 
 Гаврилов С.В., Глебов А.Л., Лялинская О.В., Соловьев Р.А.
Использование результатов характеризации реальных библиотек логических вентилей в статистическом временном анализе
 Соловьев Р.А., Глебов А.Л., Гаврилов С.В.
Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций
2008 
 Каграманян Э.Р., Гаврилов С.В., Егоров Ю.Б.
Методы характеризации библиотечных элементов с учетом вариаций пороговых напряжений транзисторов
 Брагин К.Р., Гаврилов С.В., Каграманян Э.Р.
Методы логико-временного анализа для характеризации заказных блоков цифровых КМОП-схем
 Гудкова О.Н., Гаврилов С.В.
Логико-временной анализ надежности цифровых СБИС с учетом эффектов деградации NBTI и HCI
 Соловьев Р.А., Гаврилов С.В., Глебов А.Л.
Статистический анализ быстродействия с учетом реконвергенции проводящих путей и вариации фронтов
2010 
 Гудкова О.Н., Скачкова Е.П., Муханюк Н.Н., Гаврилов С.В., Соловьев Р.А.
Методы ускоренной характеризации больших параметризованных сложно-функциональных блоков
 Гудкова О.Н., Гаврилов С.В., Егоров Ю.Б.
Метод аппроксимации сечений для оптимизации характеризационной сетки при проектировании библиотек элементов
2012 
 Гаврилов С.В., Гудкова О.Н., Пирютина Г.А.
Метод анализа быстродействия вентилей с учетом одновременного переключения входов
 Гаврилов С.В., Гудкова О.Н., Северцев В.Н.
Интервальный статический временной анализ КМОП-схем с учетом логических корреляций
2014 
 Волобуев П.С., Гаврилов С.В., Рыжова Д.И.
Метод снижения статической мощности КМОП-схем на основе отключающих транзисторов с контролем быстродействия
 Гаврилов С.В., Иванова Г.А., Манукян А.А.
Методы проектирования заказных сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии
 Рыжова Д.И., Гаврилов С.В.
Метод оценки пикового тока на логическом уровне с учетом одновременного переключения входов
2016 
 Гаврилов С.В., Жукова Т.Д., Рыжова Д.И.
Методы оптимизации схем кодирования на основе диаграмм двоичных решений для синтеза отказоустойчивых микро- и наноэлектронных схем
 Гаврилов С.В., Жукова Т.Д., Рыжова Д.И.
Методы логико-временного анализа библиотечных элементов и блоков СБИС для перспективных технологий с вертикальным затвором транзистора
2018 
 Гаврилов С.В., Железников Д.А., Чочаев Р., Хватов В.М.
Алгоритм декомпозиции на основе метода имитации отжига для реконфигурируемых систем на кристалле
2020 
 Гаврилов С.В., Хватов В.М., Железников Д.А., Гарбулина Т.В.
Метод статического временного анализа с учетом трассировочных ресурсов для схем на базе реконфигурируемых систем на кристалле
 Фролова П.И., Чочаев Р., Иванова Г.А., Гаврилов С.В.
Алгоритм размещения с оптимизацией быстродействия на основе матриц задержек для реконфигурируемых систем на кристалле
 Заплетина М.А., Железников Д.А., Гаврилов С.В.
Иерархический подход к трассировке реконфигурируемой системы на кристалле островного типа
 

Монографии:

 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Методы логического и логико-временного анализа цифровых КМОП СБИС // M.: Наука, 2007, 220c.
 Гаврилов С.В. Методы анализа логических корреляций для САПР цифровых КМОП СБИС // М.: Техносфера, 2011. 136 c.

Избранные труды последних лет:

 S. Gavrilov, A. Glebov, S. Rusakov, D. Blaauw, L. Jones, G. Vijayan. Fast Power loss calculation for digital static CMOS circuits // Proc. Of European Design and Test Conference (ED&TC), Paris, France, 1997, P.411.
 S. Gavrilov, A. Glebov, S. Pullela, S. Moore, G. Vijayan, A. Dharchoundhury, R. Panda, D. Blaauw. Library-less synthesis for static CMOS combinational logic circuits // Proc. of IEEE/ACM intern. Conference on computer aided design (ICCAD), San Jose, CA, 1997, P.658.
 A. Glebov, S. Gavrilov, D. Blaauw, S .Sirichotiyakul, C. Oh, V. Zolotov. False-Noise Analysis using Logic Implications // Proc. of IEEE/ACM intern. Conference on computer aided design (ICCAD), San Jose, CA, 2001, P.515.
 A. Glebov, S. Gavrilov, D. Blaauw, V. Zolotov, R. Panda, C. Oh. False-Noise Analysis Using Resolution Method // Intern. Symp. on Quality Electronic Design (ISQED), San Jose, CA, 2002, P.437.
 A. Glebov, S. Gavrilov, D. Blaauw, V. Zolotov. False-noise analysis using logic implications // ACM Transactions on Design Automation of Electronic Systems (TODAES), 2002, v.7, №3, P.474-498. внешняя ссылка на статью
 С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Анализ помехоустойчивости цифровых схем на основе логических импликаций // Известия ВУЗов, Электроника, 2002, №5, C.60.
 С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Быстрый алгоритм расчета мощности в цифровых КМОП схемах // Электроника НТБ, 2002, №6, C.40.
 С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Структурная оптимизация цифровых КМОП схем // Информационные технологии и вычислительные системы, 2002, №4., C.40-47
 D.Blaauw,S.Gavrilov,A.Glebov,Y.Egorov,D.Nadezchin,etc. SOI transistor model for fast transient simulation // In Proc. of ICCAD, 2003, P.120-127. внешняя ссылка на статью
 S.Gavrilov, A.Glebov, V.Zolotov, etc. False-Noise Analysis for Domino Circuits // In Proc. of DATE, Paris Feb. 2004, P.784-789. внешняя ссылка на статью
 S.Gavrilov,A.Glebov,R.Soloviev,M.Becer,etc. Delay Noise Pessimism Reduction by Logic Correlations // In Proc. of ICCAD, 2004, P. 160-167.
 А.Л.Стемпковский, С.В.Гаврилов,А.Л.Глебов.Анализ фатальных помех в цифровых схемах на основе метода резолюций // Электроника,Известия ВУЗов, N6, 2004, C.64-72.
 А.Л.Стемпковский, С.В.Гаврилов,А.Л.Глебов. Анализ помехоустойчивости цифровых схем типа "домино // Информационные технологии и вычислительные системы, №10, 2004, C.2-7.
 С.В.Гаврилов, Р.А.Соловьев, А.Л.Глебов. Анализ помех влияющих на задержку прохождения сигнала в цифровых СБИС, на основе логических ограничений // Электроника, Известия ВУЗов, 2005. - №6, С. 61-67.
 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Статистический подход к временному анализу цифровых схем // Известия ВУЗов. Электроника, 2006, № 5, С.99-106.
 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Методы повышения эффективности временного анализа СБИС // Информационные технологии, 2006, №12, С.2-12.
 Гаврилов С.В., Глебов А.Л., Соловьев Р.А. Обнаружение ложных путей в цифровой схеме на основе логических импликаций // Известия ВУЗов, Электроника, 2007, №2, С.78-84.
 Гаврилов С.В., Глебов А.Л., Егоров Ю.Б., Стемпковский А.Л. Методы многоуровневого анализа быстродействия цифровых КМОП СБИС // Известия ВУЗов. Электроника. – 2007. - № 4. – С. 28-36.
 Savithri Sundareswaran, Sergey Gavrilov, Roman Soloviev, Rajendran Panda A Timing Methodology Considering Within-Die Clock Skew Variations // IEEE International SOC conference, 2008, Newport Beach, CA, P.351-356. внешняя ссылка на статью
 А.Л. Стемпковский, С.В. Гаврилов, Э.Р. Каграманян Методы логико-временного анализа заказных блоков СБИС // Известия ВУЗов. Электроника. 2008. №5. С.41-50.
 Гаврилов С.В., Гудкова О.Н., Каграманян Э.Р. Анализ надежности функционирования цифровых КМОП СБИС с учетом эффектов деградации транзисторов. // Известия ВУЗов. Электроника. 2008. №6. С.30-40.
 С.В. Гаврилов, Э.Р. Каграманян, Л.С. Ходош Тенденции развития моделей библиотечных элементов для статического временного анализа цифровых СБИС // Информационные технологии. 2009, № 3, C.20-24.
 А.Л.Стемпковский, А.Л. Глебов, С.В. Гаврилов, О.Н.Гудкова Вероятности напряженного состояния транзисторов для временного анализа с учетом электротемпературной нестабильности // Информационные технологии. 2009, №7, С.32–38
 Alexander Stempkovsky, Alexey Glebov, Sergey Gavrilov. Calculation of Stress Probability for NBTI-Aware Timing Analysis // Proc. of ISQED, 2009, P.714-718. внешняя ссылка на статью
 Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б. Методы ускоренной характеризации библиотек элементов СБИС с контролем заданной точности // Известия ВУЗов. Электроника. 2010. № 3. С. 51-59.
 Гаврилов С.В., Гудкова О.Н., Щелоков А.Н. Анализ деградации параметров транзисторов во времени на логическом уровне // Известия ЮФУ. Технические науки. 2011. №7. С.188-197.
 S. V. Gavrilov, O. N. Gudkova and Yu. B. Egorov. Methods of accelerated characterization of VLSI cell libraries with prescribed accuracy control // Russian Microelectronics, Vol.40, N7, 2011, P.476-482.
 С.В. Гаврилов, О.Н. Гудкова, А.Л. Стемпковский. Анализ быстродействия нанометровых сложно-функциональных блоков на основе интервального моделирования. // Известия ВУЗов. Электроника. – 2012. - № 4. – C. 40-49
 С.В. Гаврилов, Г.А. Пирютина, А.Н. Щелоков. Метод интервальных оценок задержек и выходных фронтов библиотечных элементов нанометровых КМОП-схем. // Известия ЮФУ. Технические науки. – 2012. - №7 (132). - С. 70-76.
 С.В. Гаврилов, О.Н. Гудкова, А.Н. Щелоков. Логико-временной анализ нанометровых схем на основе интервального подхода. // Известия ЮФУ. Технические науки. – 2012. - №7 (132). - С. 85-91.
 S.V. Gavrilov, O.N. Gudkova, A.L. Stempkovskiy. The Analysis of the Performance of Nanometer IP-blocks Based on Interval Simulation. // Russian Microelectronics, Vol.42, N7, 2013, P. 396–402. © Pleiades Publishing, Ltd., 2013.
 Sergey Gavrilov, Olga Gudkova, Roman Soloviev. Timing Analysis for Complex Digital Gates and Circuits Accounting for Transistor Degradation // Proceedings of SEUA. Series “Information technologies, Electronics, Radio engineering”. Issue 16, N1, 2013, P.84-93
 Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Проблема анализа пикового тока при проектировании сверхбольших интегральных схем на логическом уровне и современные методы ее решения // Информационные технологии. – 2014. № 6. С. 58—63.
 Гаврилов С.В., Иванова Г.А., Манукян А.А. Новые проблемы логико-топологического синтеза заказных сложно-функциональных блоков и методы их решения // Информационные технологии. – 2014. № 8. С. 44—50
 Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Методы повышения точности оценки пикового тока на логическом уровне на основе анализа логических корреляций // Известия ЮФУ. Технические науки. – 2014. № 7, C. 66-75
 Гаврилов С.В., Иванова Г.А., Стемпковский А.Л. Теоретико-графовая модель сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора // Известия ЮФУ. Технические науки. – 2014. № 7, C. 58-66.
 Sergey Gavrilov, Galina Ivanova, Pavel Volobuev, Aram Manukyan. Methods of logical synthesis for library elements and blocks with regular layout structure // 2015 IEEE 35th International Conference on Electronics and Nanotechnology (ELNANO-2015), 2015, P. 138-141.
 Гаврилов С.В., Рыжова Д.И. Алгоритм оценки пикового тока на логическом уровне проектирования на основе анализа распространения логических корреляций в схеме // Вестник Рязанского государственного радиотехнического университета. 2015. №2 (Выпуск 52). С. 56-64.
 Gavrilov S., Ivanova G. Simultaneous Logic and Layout Synthesis for Fin-fet Based Elements with Regular Layout in Рolysilicon and Diffusion // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015), 2015, P. 264-267.
 Гаврилов С.В., Иванова Г.А. Анализ быстродействия сложных цифровых схем с учетом неопределенности технологических и схемных параметров // Вестник Рязанского государственного радиотехнического университета. 2015. (Выпуск 53). С. 29-35.
 Гаврилов С.В., Иванова Г.А., Соловьев А.Н., Стемпковский А.Л. Оптимизация схем кодирования на основе выбора варианта коммутаций с учетом логических корреляций между выходами комбинационной схемы // Известия ЮФУ. Технические науки. – 2015. №6(167). C. 255-262.
 Волобуев П.С., Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Определение размеров ключевых транзисторов в низкомощных КМОП схемах для метода отключения питания с контролем быстродействия // Известия ЮФУ. Технические науки. – 2015. №6(167). C. 106-115.
 Гаврилов С.В., Иванова Г.А., Рыжова Д.И., Соловьев А.Н., Стемпковский А.Л. Методы синтеза помехозащищенных комбинационных блоков // Информационные технологии. 2015, Т. 21, №11, С. 821-826.
 A.L. Stempkovsky, S.V. Gavrilov, I.V. Matyushkin, and G.S. Teplov. On the Issue of Application of Cellular Automata and Neural Networks Methods in VLSI Design) // Optical Memory and Neural Networks. 2016. Vol. 25. No. 2. Pp. 72–78.
 Гаврилов С.В., Рыжова Д.И. Маршрут логико-топологического синтеза комбинационных схем для КМОП технологий с трехмерным затвором транзистора // Известия ЮФУ. Технические науки. – 2016. №6 (179). C. 131-141.
 Гаврилов С.В., Железников Д.А., Хватов В.М. Совместное решение задач трассировки межсоединений с ресинтезом для реконфигурируемых систем на кристалле // Известия ВУЗов. Электроника. – 2017. – Т. 22. – № 3. – С. 266-275.
 S. V. Gavrilov, S. I. Gurov, T. D. Zhukova, V. S. Rukhlov, D. I. Ryzhova, and D. V. Tel’pukhov. Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding // Computational Mathematics and Modeling, 2017, Vol. 28, No. 3. Pp. 400 – 406.
 Gavrilov S.V., Matyushkin I.V, Stempkovsky A.L. Computability via Cellular Automata // Scientific and Technical Information Processing. – 2017. V.44, №5, Pp. 1-15.
 Гаврилов С.В., Иванова Г.А., Лялинская О.В. Программа для анализа быстродействия интегральных схем с учетом вариаций схемных параметров // Свидетельство о государственной регистрации программы для ЭВМ № 2018610141 от 09.01.2018.
 Гаврилов С.В., Железников Д.А., Заплетина М.A., Хватов В.М., Чочаев Р.Ж., Эннс В.И., Маршрут топологического синтеза для реконфигурируемых систем на кристалле специального назначения // Микроэлектроника, 2019, том 48, № 3, C. 211–223. DOI:10.1134/s0544126919030050
 Gavrilov S.V., Zheleznikov D.A., Zapletina M.A., Khvatov V.M., Chochaev R.Z., Enns V.I. Layout Synthesis Design Flow for Special-Purpose Reconfigurable Systems-on-a-Chip // Russian Microelectronics. 2019. 48(3), P. 176-186. DOI:10.1134/s1063739719030053
 Khvatov V.M., Zheleznikov D.A., Garbulina T.V., Gavrilov S.V. Post-Route Performance Estimation Method for Reconfigurable System-on-a-Chip // 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), Moscow, 2020, pp. 1804-1808. DOI: 10.1109/EIConRus49466.2020.9039262
 Чочаев Р.Ж., Железников Д.A., Иванова Г.А., Гаврилов С.В, Эннс В.И. Модели и методы анализа структуры коммутационных ресурсов ПЛИС // Известия вузов. Электроника. 2020. Т. 25. № 5. С. 410–422. DOI: 10.24151/1561-5405-2020-25-5-410-422
 Enns V.I, Gavrilov S.V., Zapletina M.A. Set Based Theoretical Approach to the Representation of Routing Stage in the Design Flow for the Heterogeneous FPGAs and Reconfigurable SoCs // Russian Microelectronics, 2021, Vol. 50, No. 6, pp. 463-470. DOI: 10.1134/S1063739722010061
 352. Zapletina M.A., Gavrilov S.V. Pathfinder Algorithm Modification for the FPGA Interconnect Routing Stage // Russian Microelectronics Vol. 51, No.7, 2022

Статьи:

 -
 -