Исаева Татьяна Юрьевна
к.т.н., младший научный сотрудник
Родилась в 1957 г., закончила МГУ (ф-т Вычислительной математики и кибернетики). Автор 14 публикаций.
email: 
Сфера научных интересов
- проблемы логического синтеза
- скрыть список публикаций
| 1994 | |
| |  |
Корнилов А.И., Исаева Т.Ю.
Circuit Depth Optimization by BDD Based Function Decomposition. IFIP Workshop on Logic and Architecture Synthesis, 1994. Institute National Polytechnique de Grenoble, December 19-20.
|
| | |
Корнилов А.И., Исаева Т.Ю.
BDD Based Decomposition for Depth Reduction. IV International Disign Automation Workshop (RW"94). June 28-29, 1994. Moscow, Russia. - Р. 11-13.
|
| 1999 | |
| | |
Исаева Т.Ю.
Switch-Level BDD Synthesis Algorithm. 1-st Intern. Workshop "Multi-Architecture Low Power Design". Moscow, 1999.
|
| 2004 | |
| | |
Корнилов А.И., Семенов М.Ю., Исаева Т.Ю.
Методы логического синтеза сумматоров с ускоренным переносом по модулю (2n-1) на основе BDD-технологии. Известия ВУЗов. Электроника. - 2004. - №3.
|
| 2014 | |
| | |
Стемпковский А.Л., Амербаев В.М., Соловьев Р.А., Исаева Т.Ю., Балака Е.С., Тельпухов Д.В.
Principles of recursive Residue Number System computation. CEET International conference on Advances in Computing. Electronics and Electrical Technology. Malaysia, Kuala Lumpur. 2014. C. 174-179. http://seekdl.org/nm.php?id=3905
|
| 2017 | |
| | |
Адамов Ю.Ф., Балака Е.С., Исаева Т.Ю., Матвеенко О.С.
Распределенная система зашиты КМОП-микросхем от электростатических разрядов. Нано- и микросистемная техника. 2017. Т. 19. № 1. С. 60-64.
|
| 2018 | |
| | |
Рухлов В.С., Кустов А.Г., Михмель А.С., Исаева Т.Ю.
Вычисление эффекта влияния трассировочных элементов на надежность проекта в базисе программируемых логических интегральных схем. Инженерный вестник Дона, Инженерный вестник Дона. 2018. №4. C. 1-8.
|
| 2019 | |
| | |
Соловьев Р.А., Тельпухов Д.В., Кустов А.Г., Рухлов В.С., Исаева Т.Ю.
Real-Time Recognition of Handwritten Digits in FPGA Based on Neural Network with Fixed Point Calculations. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2019. № 4. С. 38-43. DOI: 10.31114/2078-7707-2019-4-38-43
|
| | |
Соловьев Р.А., Тельпухов Д.В., Кустов А.Г., Исаева Т.Ю., Волков А.А
Применение методов модулярной арифметики при разработке аппаратных реализаций нейронных сетей. Информационные технологии. 2019. Т. 25. № 12. С. 747-756. DOI: 10.17587/it.25.747-756
|
| |
Избранные труды последних лет: |
 Корнилов А.И., Семенов М.Ю., Исаева Т.Ю. // Методы логического синтеза сумматоров с ускоренным переносом по модулю (2n-1) на основе BDD-технологии. Известия ВУЗов. Электроника. - 2004. - №3. |
| Исаева Т.Ю., Корнилов А.И. // Алгоритм декомпозиции логических функций, ориентированный на синтез быстродействующих цифровых устройств. Информационные технологии. - 2001. - №4. |
| Isaeva T.Yu. // Switch-Level BDD Synthesis Algorithm. I-st International Workshop "Multi-Architecture Low Power Design", Moscow, Russia. - 1999. |
| Kornilov A.I., Isaeva T.Yu. // Circuit Depth Optimization by BDD Based Function Decomposition. Logic and Architecture Synthesis: State-of-the-art and Novel Approaches - Chapman&Hall, edited by G.Saucier and A.Mignotte. - 1995. - P.64-69. |
| Kornilov A.I., Isaeva T.Yu. // BDD Based Decomposition for Depth Reduction // IV International Design Automation Workshop (RW"94). June 28-29, 1994. Moscow, Russia. |
Форма для печати (будет открыта в новом окне)
