Федеральное государственное бюджетное учреждение науки Институт проблем проектирования в микроэлектронике Российской академии наук (ИППМ РАН)

Библиотека схемотехнических решений

Токовый пороговый логический элемент прямого циклического сдвига

Бутырлагин Н.В., <u>nbutyrlagin@mail.ru</u>, Чернов Н.И., <u>chernovni@yandex.ru</u> Прокопенко Н.Н., <u>prokopenko@sssu.ru</u>, Югай В.Я., <u>yugtag@gmail.com</u>, Игнашин А.А., <u>igan 96@mail.ru</u>

Научно-исследовательская лаборатория проблем проектирования в экстремальной микроэлектронике ИППМ РАН и Донского государственного технического университета (г. Ростов-на-Дону)

1. Области применения токового порогового логического элемента прямого циклического сдвига

Построение компонентов цифровых управляющих и вычислительных систем, например, роботов и беспилотных летательных аппаратов, базируется на использовании логических элементов прямого циклического сдвига [1]. Применение линейной алгебры в качестве математического аппарата логического синтеза цифровых структур [2] позволяет получить логическую, а на ее основе – схемотехническую, реализацию линейных аналогов указанной логической функции [3]. Эти схемотехнические решения могут быть затем использованы для построения специализированных токовых логических IP-модулей и цифровых СФ-блоков на их основе.



Рис. 1 Схема ВіЈТ токового порогового логического элемента прямого циклического сдвига

Практическая реализация схемы рис. 1 может быть осуществлена при определенной доработке в рамках других различных технологий: TSMC (BiCMOS), SiGe (IHP, Германия), HHGRACE SoI (кремний на изоляторе), H10-CMOS090_LP (AO «Микрон», г. Зеленоград), 3КБТ (BiJFet-биполярно-полевой техпроцесс, AO «Интеграл», г. Минск), комплементарный биполярный техпроцесс (AO «НПП Пульсар», г. Москва) и др.

2. Описание схемы токового порогового логического элемента прямого циклического сдвига

Схема токового порогового логического элемента прямого циклического сдвига рис.1 [4] включает:

- вход (Bx.) и выход (Вых.),
- первый (VT1-VT2) и второй (VT5-VT6) входные каскады,
- источники напряжения смещения (E_{c1}-E_{c3}),
- источники опорного тока (I₁-I₃),
- токовые зеркала (ПТ1-ПТ2),
- дифференциальный каскад (VT3-VT4).

Пороговый логический элемент прямого циклического сдвига, представленного (рис.1), выполняет операцию циклического сдвига с применением порогового элемента. Операции преобразования сигналов могут быть записаны в виде:

$$y=x+1-3((x+1)>2,5).$$
 (1)

Этому выражению соответствует следующая таблица истинности:

Х	0	1	2
у	1	2	0

Входная переменная «х» в виде кванта втекающего тока поступает на вход (Вх.) устройства и далее – на вход ПТ1, где с ней суммируется квант втекающего тока источника опорного тока I₁, т.е. реализуется суммирование входной переменной с единицей.

Слагаемое 3((x+1)>2,5) реализуется следующим образом.

Из кванта вытекающего тока с первого выхода ПТ1 вычитается 2,5 кванта втекающего тока источника опорного тока I_2 . Разностный ток поступает на объединенные эмиттеры транзисторов VT1-VT2, а также в базу транзистора VT3. Режимы работы входных транзисторов VT1 и VT2 задаются значениями напряжений источников напряжения смещения E_{c1} и E_{c2} и обеспечивают предотвращение насыщения транзисторов источника опорного тока I_2 . Транзисторы VT3 и VT4 образуют дифференциальный каскад (ДК). Переключение коллекторных токов этих транзисторов определяется сигналом, поступающим на

базу транзистора VT3. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной x+1 с пороговым уровнем 2,5. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах 0,5 кванта тока I_0 . Разностный сигнал первого выхода ПТ1 и источника опорного тока I_2 передаётся в базу транзистора VT3 и управляет переключением утроенного вытекающего тока источника опорного тока I_3 в ДК. При положительной разности сигналов x-2,5 ток источника опорного тока I_3 через коллектор транзистора VT4 в виде утроенного кванта тока подается на ПТ2, где преобразуется в равный ему втекающий ток.

Реализация алгебраического суммирования слагаемых в соответствии с приведенным выше выражением производится монтажным объединением вытекающего тока со второго выхода ПТ1 и втекающего тока с выхода ПТ2. Разностный ток поступает на объединенные эмиттеры входных транзисторов VT5 и VT6. Режимы работы этих транзисторов задаются значениями напряжений источников напряжения смещения E_{c1} и E_{c2} и обеспечивают предотвращение насыщения транзисторов токового зеркала ПТ3. Разностный сигнал с коллектора транзистора VT6 в виде сигнала вытекающего тока подается на ПТ3, где преобразуется в равный ему сигнал втекающего тока и подается на выход устройства.

3. Компьютерное моделирование токового порогового логического элемента прямого циклического сдвига

В частном случае схема токового порогового логического элемента прямого циклического сдвига рис. 1 исследовалась в среде LTspice на моделях транзисторов АБМК 2.2.1 (АО «Интеграл», г.Минск [5-6]).



На рис. 3 показана схема токового порогового логического элемента прямого циклического сдвига в среде LTspice.



4. Ожидаемые параметры и характеристики токового порогового логического элемента прямого циклического сдвига

На рис.4 приведены осциллограммы входных и выходных сигналов схемы токового порогового логического элемента прямого циклического сдвига (рис. 1).



Рис. 5. Осциллограммы входных и выходных сигналов схемы токового порогового логического элемента прямого циклического сдвига

5. Параметры оптимизации

Оптимизации подлежат: значения токов дополнительных источников опорного тока $I_1 - I_3$, а также значения напряжений источников напряжения смещения (E_{c1} - E_{c3}) для корректирования режимов работы транзисторов первого (VT1 и VT2) и второго (VT5 и VT6) входных каскадов.

6. Netlist в Spice (рис.3)

- 1: D:\simulation\LTSpice\Scheme_196\8125.asc
- 2: V4 vcc 0 5
- 3: R1 vcc N016 1
- 4: I1 0 0 PWL(0 0 20u 0 20.005u 100u 40u 100u 40.005u 200u 60u 200u 60.005u 0)
- 5: Q1 N007 N007 vcc 0 pnp
- 6: Q2 N010 N007 vcc 0 pnp
- 7: Q9 N012 i3 vcc 0 pnp
- 8: Q7 N009 N007 vcc 0 pnp
- 9: Q16 N016 N015 0 0 npn
- 10: Q15 N015 N015 0 0 npn
- 11: Q5 vcc N011 N010 0 npn
- 12: Q3 N007 i1 0 0 npn
- 13: Q6 0 N011 N010 0 pnp
- 14: V1 N011 0 2.5
- 15: V2 N013 0 2.5
- 16: Q18 N005 i1 0 0 npn
- 17: Q17 i1 i1 0 0 npn
- 18: I2 N001 i1 93µ
- 19: R3 N001 N005 1
- 20: V5 N001 0 5
- 21: Q20 N004 i2 0 0 npn
- 22: Q19 i2 i2 0 0 npn
- 23: I3 N002 i2 250µ
- 24: R4 N002 N004 1
- 25: V6 N002 0 5
- 26: Q4 N010 i2 0 0 npn
- 27: Q11 N014 N013 N012 0 pnp
- 28: Q10 0 N010 N012 0 pnp
- 29: Q8 N009 N014 0 0 npn
- 30: Q12 N014 N014 0 0 npn
- 31: Q13 vcc N008 N009 0 npn
- 32: Q14 N015 N008 N009 0 pnp
- 33: V3 N008 0 2.5
- 34: Q21 i3 i3 N003 0 pnp
- 35: Q22 N006 i3 N003 0 pnp
- 36: I5 i3 0 310µ
- 37: R2 N006 0 1
- 38: V8 N003 0 5
- 39: I4 N007 0 PWL(0 0 20u 0 20.005u 100u 40u 100u 40.005u 200u 60u 200u 60.005u 0)
- 40: .model NPN NPN
- 41: .model PNP PNP

42: .lib C:\Users\Elija\OneDrive\Documents\LTspiceXVII\lib\cmp\standard.bjt

- 43: .op
- 44: .param LT=25
- 45: .temp={LT}
- 46: .ac dec 100 1 100Meg
- 47: .tran 0 1m 0 1u
- 48: .step param LT -197 27 2
- 49: .step param Dg 1 1Meg 300
- 50: .step dec param fn 1e12 1e18 1e2
- 51: .param fn=1
- 52: .param Dg=1
- 53: .param V1=1.8
- 54: .lib C:\LT\ABMK-2.2-1.lib
- 55: .param weight=250
- 56: .param JNV={weight/260}
- 57: .param JPV={weight/50}
- 58: .param I1=1u
- 59: .step param V1 -5 5 50m
- 60: .step param I1 1u 1m 10u
- 61: .param fit=1
- 62: .tran 0 80u 0 0.1u
- 63: .backanno
- 64: .end

Исследование выполнено при финансовой поддержке РФФИ в рамках научного проекта № 18-37-00061.

При этом использовались компьютерные модели транзисторов, разработанных Дворниковым Олегом Владимировичем (г.Минск, МНИПИ, oleg_dvornikov@tut.by).

Список литературы

1. Поспелов Д. А. Логические методы анализа и синтеза схем. Изд. 3-е, перераб. и доп., М., «Энергия», 1974, 368 с.

2. Prokopenko N.N., Chernov N.I., Yugai V.Ya. Basic Concept of Linear Synthesis of Multi-Valued Digital Structures in Linear Spaces. Proceeding of IEEE East-West Design & Test Symposium (EWDTS'2013). Rostov-on-Don, Russia, September 27-30, 2013. pp. 146-149. DOI: 10.1109/EWDTS.2014.7027045

3. Prokopenko N.N., Chernov N.I., Yugai V.Ya. Schematic Design of Digital IC at the Base of Linear Algebra. ICSES 2014 International Conference on Signals and Electronic Systems, September 11-13, 2014, Poznan, POLAND. DOI: 10.1109/ICSES.2014.6948728.

4. Токовый пороговый логический элемент прямого циклического сдвига: заявка на патент РФ; МПК: H03K19/082, H03K 19/00, H03K 17/00, H03K 9/00,

H03K 5/00, H01J 40/14 / H.B. Бутырлагин, Н.И. Чернов, Н.Н. Прокопенко, В.Я. Югай – № 2018145368; Заявл. 20.12.2018

5. K.O. Petrosyants, M. Ismail-zade, O.V. Dvornikov et al. "Automation of parameter extraction procedure for Si JFET SPICE model in the- 200...+ 110° C temperature range", Moscow Workshop on Electronic and Networking Technologies, pp. 1-6, 2018.

6. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507