

**Федеральное государственное бюджетное учреждение науки
Институт проблем проектирования в микроэлектронике
Российской академии наук (ИППМ РАН)**

Библиотека схемотехнических решений

**BiJFet мультидифференциальный ОУ с парафазным выходом для
низкотемпературных радиационно-стойких интерфейсов датчиков:
модификация МОУ-2**

Титов А.Е., alex.evgeny.titov@gmail.com, Жебрун Е.А., jackjk@mail.ru,
Бутырлагин Н.В., nbutyrlagin@mail.ru, Игнашин А.А., igan_96@mail.ru

Научно-исследовательская лаборатория проблем проектирования в
экстремальной микроэлектронике ИППМ РАН и Донского государственного
технического университета (г. Ростов-на-Дону)

1. Области применения ПМОУ

Для датчиков космороботов и физики высоких энергий является актуальным создание интерфейсных микросхем и инструментальных усилителей, работающих в расширенном температурном диапазоне и стойких к воздействию радиации [1]. В настоящей работе рассматривается схемотехника и результаты компьютерного моделирования VJFet (BiJFet-биполярно-полевой техпроцесс, АО «Интеграл», г. Минск [2,3]) мультидифференциального операционного усилителя с парафазным выходом (ПМОУ), предназначенного для работы в структуре радиационно-стойких и низкотемпературных инструментальных усилителей [4]. Электрическая схема предлагаемого ПМОУ, представлена на рис. 1.




Рис. 1. ПМОУ на основе компонентов BiJFet базового матричного кристалла АБМК-1.3

2. Текстовое описание схемы рис. 1

Схема VJFet ПМОУ рис.1 включает:

- входные мультидифференциальные каскады с параллельно работающими входными парами транзисторов VT1-VT2 / VT3-VT4,
- динамическую нагрузку в составе входного каскада на транзисторах VT18 и VT26,
- источник опорного тока (I_0), устанавливающий статический режим работы транзисторов МОУ,
- два выходных каскада,
- цепи коррекции на базе емкостей и резисторов C_1, R_3 и C_2, R_4 , образующих частотно-зависимые отрицательные обратные связи,
- каскад для организации дополнительной отрицательной обратной связи по синфазному сигналу на транзисторах VT19-VT22.

Входной мультидифференциальный каскад ПМОУ выполнен на JFet транзисторах VT1-VT4 с местными отрицательными обратными связями в их истоковых цепях на резисторах R_1, R_2 . Это позволяет расширить диапазон линейной работы входных цепей ПМОУ. Вместо динамической нагрузки на транзисторах VT18 и VT26 могут применяться и другие схемотехнические решения [5].

Статический режим VJFet ПМОУ рис. 1 устанавливается источником опорного тока (ИОТ, I_0 – единицы-десятки микроампер) посредством трансляции тока через токовое зеркало с параллельно подключенными к нему транзисторами (VT5, VT8, VT13, VT16, VT17, VT23 – VT25, VT27, VT30). При этом схемотехника ИОТ может предусматривать стабилизацию режимов его работы при увеличении базовых токов указанных транзисторов при воздействии радиации и функционировании ИОТ в расширенном температурном диапазоне.

Каскад на транзисторах VT19-VT22 обеспечивает глубину дополнительной отрицательной обратной связи по синфазному сигналу через динамическую нагрузку входного каскада ПМОУ. Цепи частотной коррекции на базе емкостей и резисторов C_1, R_3 и C_2, R_4 , образуют частотно-зависимые отрицательные обратные связи, обеспечивающие заданный запас устойчивости ПМОУ по фазе.

3. Компьютерное моделирование ПМОУ рис. 1

Схема VJFet ПМОУ рис.1 исследовалась в среде LTspice на моделях транзисторов аналогового биполярно-полевого базового матричного кристалла АБМК_1.3 (АО «Интеграл», г. Минск [2]).

4. Ожидаемые параметры и характеристики ПМОУ рис. 1

Компьютерное моделирование ПМОУ рис. 1 проведено в среде LTspice на адекватных моделях техпроцесса BiJFet при имитации варианта совместного воздействия внешних факторов: потока нейтронов $F_n=10^{18}$ н/м² и дозы накопленной радиации до 1Мрад. Значения $I_0 = 16$ мкА, $R_1 = R_2 = 1,6$ кОм, $C_1 = C_2 = 0,1$ нФ,

$R_3 = R_4 = 2 \text{ кОм}$, $R_5 = R_6 = 10 \text{ кОм}$. На рис. 2 приведены амплитудные характеристики ПМОУ (рис. 1) при замкнутой цепи отрицательной обратной связи (коэффициент усиления 20 дБ) по положительному (В) и отрицательному (А) входам (сплошные линии), а также зависимости изменения коэффициента усиления ПМОУ от величины входного напряжения (пунктирные линии) на этих входах.




Рис. 2. Амплитудные характеристики ПМОУ




Рис. 3. АЧХ и ФЧХ разомкнутого ПМОУ




Рис. 4. Входной и выходной сигналы ПМОУ

На рис. 3 приведены амплитудно-частотная и фазо-частотная характеристики разомкнутого коэффициента передачи ПМОУ рис. 1 при изменении температуры в пределах от -197°C до $+27^{\circ}\text{C}$, а на рис. 4 показан транзистент-анализ при подаче на входы замкнутого ПМОУ дифференциального сигнала величиной 0,3В (при коэффициенте усиления 20дБ).

5. Параметры оптимизации

Оптимизации подлежат: статический режим транзисторов схемы при заданном коэффициенте усиления по напряжению разомкнутого МОУ и напряжении ограничения проходной характеристики входных дифференциальных каскадов, а также емкость коррекции C_1 при заданном запасе устойчивости МОУ по фазе.

6. Netlist в Spice ПМОУ рис. 1

```
* G:\LTSpice\FDDA.asc
V1 Vdd 0 5
V2 0 Vee 5
V3 IN1p 0 SINE(0 0.15 1k) AC 1 0
J1 N006 IN2p N010 PADJS
J2 N007 IN2n N011 PADJS
Q1 N007 N024 Vee 0 GC1ES
Q2 N006 N024 Vee 0 GC1ES
Q3 N010 N001 Vdd 0 PNPJFpnpS
Q4 N003 N001 Vdd 0 PNPJFpnpS
Q5 N001 N001 Vdd 0 PNPJFpnpS
I1 N001 0 155
Q7 N009 N009 N003 0 PNPJFpnpS
Q8 N009 N009 N016 0 GC1ES
Q9 N021 N007 Vee 0 GC1ES
Q10 Vee N016 outn 0 PNPJFpnpS
Q11 Vdd N003 outn 0 GC1ES
Q6 N002 N001 Vdd 0 PNPJFpnpS
Q14 N008 N008 N002 0 PNPJFpnpS
Q15 N008 N008 N015 0 GC1ES
Q16 N020 N006 Vee 0 GC1ES
Q17 Vee N015 outp 0 PNPJFpnpS
Q18 Vdd N002 outp 0 GC1ES
J3 N024 N014 N018 PADJS
J4 N025 0 N018 PADJS
Q21 N024 N025 Vee 0 GC1ES
Q22 N025 N025 Vee 0 GC1ES
Q23 N018 N001 Vdd 0 PNPJFpnpS
R1 N014 outp 10k
R2 outn N014 10k
R3 IN1n 0 1111
R4 outp IN1n 10k
R5 IN2p 0 1111
R6 outn IN2p 10k
V4 0 IN2n SINE(0 0.15 1k) AC 1 0
J5 N006 IN1p N004 PADJS
J6 N007 IN1n N005 PADJS
```

```

Q12 N004 N001 Vdd 0 PNPJFpnpS
R8 N005 N004 {Ri}
R10 N011 N010 {Ri}
Q13 N005 N001 Vdd 0 PNPJFpnpS
Q19 N011 N001 Vdd 0 PNPJFpnpS
Q20 N017 N001 Vdd 0 PNPJFpnpS
Q24 N019 N001 Vdd 0 PNPJFpnpS
Q25 N022 N022 Vee 0 GC1ES
Q26 N017 N017 N022 0 GC1ES
Q27 N023 N023 Vee 0 GC1ES
Q28 N019 N019 N023 0 GC1ES
Q29 N016 N019 N021 0 GC1ES
Q30 N015 N017 N020 0 GC1ES
C1 N006 N013 0.1n
C2 N012 N007 0.1n
R7 N013 N015 1k
R9 N016 N012 1k
.model NPN NPN
.model PNP PNP
.lib C:\LTspiceXVII\lib\cmp\standard.bjt
.model NJF NJF
.model PJF PJF
.lib C:\LTspiceXVII\lib\cmp\standard.jft
.param fit=1095.19
.param LT=27
.param fn=1e18
.param Dg=3*10e4
.op
* .ac dec 101 1 1G
* .step param LT -197 27 5.8
* .dc TEMP -197 27 2
.lib C:\LTspiceXVII\lib\sym\ABMK-1.3-LTspice.lib
* .step param R 1k 201k 5k
* .step param Y -5 5 0.1
.param Ri=1.5k
* .ac list 100
.tran 0 2.5m 0 10u
.backanno
.end

```

Исследование выполнено за счет гранта Российского научного фонда (проект № 18-79-10109).

При этом использовались компьютерные модели транзисторов, разработанных Дворниковым Олегом Владимировичем (г. Минск, МНИПИ, oleg_dvornikov@tut.by).

Список литературы

1. The low-temperature Radiation-Hardened Analog Interfaces of Sensors on the base of BiJFET Array Chips / A.E. Titov, I.V. Pakhomov, A.I. Serebryakov // Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2018), Kazan, Russia, September 14 - 17, 2018, pp. 749-753.
2. K.O. Petrosyants, M. Ismail-zade, O.V. Dvornikov et al. "Automation of parameter extraction procedure for Si JFET SPICE model in the– 200...+ 110° C

temperature range”, Moscow Workshop on Electronic and Networking Technologies, pp. 1-6, 2018.

3. O. V. Dvornikov, V. L. Dziallau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507

4. Каталог разработок Российско-Белорусского центра аналоговой микросхемотехники / Прокопенко Н.Н. и др. – Шахты: Изд-во ГОУ ВПО «ЮРГУЭС», 2010. 479 с.

5. R. Senani, D. Bhaskar, A. Singh, Current Conveyors: Variations Applications and Hardware Implementations, Cham, Switzerland:Springer, 2015. –559 p.