Федеральное государственное бюджетное учреждение науки
Институт проблем проектирования в микроэлектронике
Российской академии наук (ИППМ РАН)

Библиотека схемотехнических решений

Низкотемпературный радиационно-стойкий мультидифференциальный операционный усилитель на основе BiJFet базовых матричных кристаллов: модификация МОУ-1

Титов А.Е., alex.evgeny.titov@gmail.com, Свизев Г.А., grits1989@mail.ru, Бутырлагин Н.В., nbutyrlagin@mail.ru, Игнашин А.А., igan_96@mail.ru
Научно-исследовательская лаборатория проблем проектирования в экстремальной микроэлектронике ИППМ РАН и Донского государственного технического университета (г. Ростов-на-Дону)

1. Области применения МОУ

Для датчиков космороботов и физики высоких энергий является актуальным создание интерфейсных микросхем и инструментальных усилителей, работающих в расширенном температурном диапазоне и стойких к воздействию радиации [1]. В настоящей работе рассматривается схемотехника и результаты компьютерного моделирования BJFet (BiJFet-биполярно-полевой техпроцесс, АО «Интеграл», г. Минск [2,3]) мультидифференциального операционного усилителя (МОУ) рис. 1, предназначенного для работы в структуре радиационно-стойких и низкотемпературных инструментальных усилителей [4,5].



Рис. 1. Схема МОУ на базе компонентов BiJFet базового матричного кристалла АБМК-1.3

2. Текстовое описание схемы рис. 1

Схема BJFet МОУ рис.1 включает:

- входной мультидифференциальный каскад с параллельно работающими входными парами транзисторов VT1-VT2 / VT3-VT4,
- динамическую нагрузку в составе входного каскада на основе токового зеркала (VT13-VT14),
- источник опорного тока (I_0), устанавливающий статический режим работы транзисторов МОУ,
- выходной каскад,
- цепь частотной коррекции на базе емкости C_1, образующую частотно-зависимую отрицательную обратную связь.

Входной мультидифференциальный каскад МОУ выполнен на JFet транзисторах VT1-VT4 с местными отрицательными обратными связями в их истоковых цепях на резисторах R_1, R_2, что позволяет расширить диапазон линейной работы входных цепей МОУ. В качестве динамической нагрузки вместо токового зеркала (VT13-VT14) могут применяться и другие схемотехнические решения [5].

Статический режим BJFet МОУ рис. 1 устанавливается источником опорного тока (ИОТ, I_0 – единицы-десятки микроампер) посредством трансляции тока через токовое зеркало с параллельно подключенными к нему транзисторами (VT5-VT12). При этом схемотехника ИОТ может предусматривать стабилизацию режимов его работы при увеличении базовых токов транзисторов VT6-VT12 при воздействии радиации и функционировании ИОТ в расширенном температурном диапазоне.

Использование параллельно работающих транзисторов VT20 и VT22 в структуре выходного каскада позволяет увеличить идентичность режимов работы основных транзисторов VT1-VT4 во входном каскаде МОУ. Цепь коррекции на базе емкости C_1 образует частотно-зависимую отрицательную обратную связь, обеспечивающую заданный запас устойчивости МОУ по фазе.

3. Компьютерное моделирование МОУ рис. 1

Схема BJFet МОУ рис. 1 исследовалась в среде LTspice на моделях транзисторов аналогового биполярно-полевого базового матричного кристалла АБМК_1.3 (АО «Интеграл», г. Минск [2]).

4. Ожидаемые параметры и характеристики МОУ рис. 1

Компьютерное моделирование МОУ рис. 1 проведено в среде LTspice на адекватных моделях техпроцесса BiJFet при имитации варианта совместного воздействия внешних факторов: потока нейтронов $Fn=10^{18}$ н/м^2 и дозы накопленной радиации до 1Мрад. Значения I_0 = 16 мкА, $R_1 = R_2$ = 1,6 кОм, C_1 = 10 пФ.

На рис. 2 – рис. 3 приведены амплитудно-частотные характеристики коэффициентов передачи замкнутого и разомкнутого МОУ (рис. 1), а также

соответствующие фазо-частотные характеристики при изменении температуры в пределах от -197°C до +27°C.



Рис. 2. Разомкнутый коэффициент передачи и ФЧХ МОУ рис. 1



Рис. 3. Замкнутый коэффициент передачи и ФЧХ МОУ рис. 1

На рис. 4 (A) приведена зависимость разомкнутого коэффициента передачи МОУ (рис. 1) от температуры на рабочей частоте 1кГц. На рис. 4 (B) показан график изменения напряжения смещения нуля МОУ рис. 1 от температуры.



Рис. 4. Зависимости разомкнутого коэффициента усиления (A) и напряжения смещения нуля (B) от температуры

На рис. 5 приведены амплитудные характеристики МОУ (рис. 1) при замкнутой цепи ОС, а на рис. 6 показан транзиент-анализ при подаче на входы замкнутого МОУ рис. 1 дифференциального сигнала величиной в 2,5В.



Рис. 5. Амплитудные характеристики МОУ



Рис. 6. Входной и выходной сигналы МОУ

5. Параметры оптимизации

Оптимизации подлежат: статический режим транзисторов схемы рис. 1 при заданном коэффициенте усиления по напряжению разомкнутого МОУ и напряжении ограничения проходной характеристики входных дифференциальных каскадов, а также емкость коррекции С1 при заданном запасе устойчивости МОУ по фазе.

6. Netlist в Spice МОУ рис. 1

```
* G:\LTSpice\DDA.asc
V1 Vdd 0 5
V2 0 Vee 5
V3 IN2p 0 SINE(0 1.5 1k) AC 1 0
J1 N012 out N006 PADJS
J2 N010 0 N008 PADJS
Q1 N010 N012 Vee 0 GC1ES
Q2 N012 N012 Vee 0 GC1ES
Q3 N007 N001 Vdd 0 PNPJFpnpS
Q5 N001 N001 Vdd 0 PNPJFpnpS
I1 N001 0 165
Q7 N009 N009 N002 0 PNPJFpnpS
Q8 N009 N009 N011 0 GC1ES
Q9 N011 N010 Vee 0 GC1ES
Q10 Vee N011 out 0 PNPJFpnpS
Q11 Vdd N002 out 0 GC1ES
Q12 N011 N010 Vee 0 GC1ES
Q6 N015 N015 Vee 0 GC1ES
Q14 N013 N001 Vdd 0 PNPJFpnpS
Q16 N013 N013 N015 0 GC1ES
J3 N012 IN2n N003 PADJS
J4 N010 IN2p N005 PADJS
Q13 N004 N001 Vdd 0 PNPJFpnpS
R1 N005 N004 {D}
R2 N007 N006 {D}
R3 N004 N003 {D}
R4 N008 N007 {D}
C1 N011 N010 5p
V4 0 IN2n SINE(0 1.5 1k) AC 1 0
Q33 N002 N001 Vdd 0 PNPJFpnpS
V8 0 N014 {Y} AC 1 0
.model NPN NPN
.model PNP PNP
.lib C:\LTspiceXVII\lib\cmp\standard.bjt
.model NJF NJF
.model PJF PJF
.lib C:\LTspiceXVII\lib\cmp\standard.jft
.param fit=1095.19
.param LT=27
.param fn=1e18
.param Dg=3*10e4
.op
* .ac dec 101 1 1G
.step param LT -197 27 5.8
```

```
* .dc TEMP -197 27 2
.lib C:\LTspiceXVII\lib\sym\ABMK-1.3-LTspice.lib
* .step param D 0.5k 20k 0.5k
* .step param Y -4 4 0.1
.param D=15k
* .step param C 0.1p 10.1p 0.5p
* .tran 0 2.5m 0 100n
.backanno
.end
```

Исследование выполнено за счет гранта Российского научного фонда (проект № 18-79-10109).

При этом использовались компьютерные модели транзисторов, разработанных Дворниковым Олегом Владимировичем (г. Минск, МНИПИ, oleg_dvornikov@tut.by).

Список литературы

1. The low-temperature Radiation-Hardened Analog Interfaces of Sensors on the base of BiJFET Array Chips / A.E. Titov, I.V. Pakhomov, A.I. Serebryakov // Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2018), Kazan, Russia, September 14 - 17, 2018, pp. 749-753.
2. K.O. Petrosyants, M. Ismail-zade, O.V. Dvornikov et al. "Automation of parameter extraction procedure for Si JFET SPICE model in the− 200…+ 110° C temperature range", Moscow Workshop on Electronic and Networking Technologies, pp. 1-6, 2018.
3. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507
4. Каталог разработок Российско-Белорусского цен-тра аналоговой микросхемотехники / Прокопенко Н.Н. и др. – Шахты: Изд-во ГОУ ВПО «ЮРГУЭС», 2010. 479 с.
5. R. Senani, D. Bhaskar, A. Singh, Current Conveyors: Variations Applications and Hardware Implementations, Cham, Switzerland:Springer, 2015. –559 p.