# Федеральное государственное бюджетное учреждение науки Институт проблем проектирования в микроэлектронике Российской академии наук (ИППМ РАН)

# Библиотека схемотехнических решений

Низкотемпературный дифференциальный каскад на комплементарных полевых транзисторах с управляющим p-n переходом: модификация ДК-1

H.H. Прокопенко, <u>prokopenko@sssu.ru</u>, A.A. Жук, <u>alexey.zhuk96@mail.ru</u>, A.A. Игнашин, <u>igan 96@mail.ru</u>, Е.B. Овсепян, <u>ovsepyan.elenka@bk.ru</u>

# Научно-исследовательская лаборатория проблем проектирования в экстремальной микроэлектронике ИППМ РАН и Донского государственного технического университета (г. Ростов-на-Дону).

## 1.Области применения ДК-1

Предназначен для работы в малошумящих преобразователях сигналов, в т.ч. CJFet операционных и инструментальных усилителях для работы в условиях низких температур и воздействия радиации.



Рис. 1. – Дифференциальный каскад на комплементарных полевых транзисторах

Свойства полевых транзисторов с управляющим p-n переходом позволяют устанавливать статический режим входных дифференциальных каскадов операционных и мультидифференциальных усилителей без применения классических источников опорного тока.

Практическая реализация схемы рис. 1 может быть осуществлена в рамках комплементарного CJFet- техпроцесса (АО «Интеграл», г. Минск).

#### 2.Компьютерное моделирование ДК рис. 1

В частном случае схема ДК рис. 1 исследовалась в среде LTSpice IV на моделях библиотеки CJFet транзисторов Дворникова О.В. (МНИПИ, г. Минск).



Рис. 2 – Графическое изображение полевых транзисторов с каналом n-типа (а) и p-типа (б) в среде LTSpice

Для определения температурной нестабильности суммарного тока общих истоковых цепей полевых транзисторов (тока через резистор R1) выполнено исследование схемы рис. 3.



Рис. 3 – Схема для моделирования статического режима ДК рис. 1 в среде LTSpice

Компьютерное моделирование ДК иллюстрируют графики (рис. 4, рис. 5), где представлена температурная зависимость тока в резисторе R1 при его различных абсолютных значениях.



Рис. 4 – Температурная зависимость тока в резисторе R1 при его разных низкоомных значениях (R1=1 OM, 100 OM, 500 OM, 1 кOM, 2 кOM)



Рис. 5 – Температурная зависимость тока в резисторе R1 при его разных высокоомных значениях (R1=5 кOM, 10 кOм, 100 кOм)

При работе транзисторов ДК рис. 3 в области микроамперных токов температурные изменения статического режима ДК рис. 3 лежат в диапазоне 10-15%.

В сильноточном режиме (при R1=100-500 Ом) зависимость тока через R1 от температуры имеет два экстремума. Это позволяет получить удовлетворительную стабильность статического режима полевых транзисторов ДК в диапазоне температур от -150 °C до +70 °C.

### 3. Крутизна передачи ДК

Данный параметр ДК определяет усиление схем операционных усилителей, трансимпедансных усилителей и других аналоговых устройств.

Для определения зависимости крутизны передачи входного напряжения ДК рис. 1 выполнено исследование проходной характеристики схемы рис. 6.



Рис. 6 - Схема для моделирования проходной характеристики ДК рис. 1 в среде LTSpice

Компьютерное моделирование проходной характеристики  $i_{Bbix} = f(U_{Bx})$  ДК рис.6 иллюстрируют графики (рис. 7, рис. 8, рис. 9), где представлена зависимость тока в резисторах нагрузки R2 и R4 от входного напряжения при различных значениях R1(1 OM, 2 кOM, 5 кOM, 20 кOM, 100 кOM).



Рис. 9 – Проходные характеристики ДК рис. 6 при R1 = 20 кОм и R1 = 100 кОм

На основе графиков рис. 7 – рис. 9 можно определить численные значения малосигнальной крутизны передачи ДК (gm= $\Delta I_{Bbix}/\Delta U_{bx}$ ) для конкретных значений R1.

#### 4.Параметры оптимизации

Параметрами оптимизации ДК рис. 1 являются: относительная нестабильность статического тока общей истоковой цепи ДК в заданном температурном диапазоне при ограничениях на изменение проводимости передачи ДК, статическое токопотребление, геометрические параметры полевых транзисторов и т.п.

## 5.Netlist в LTSpice (рис.3)

- 1. R2 N001 N002 1
- 2. J1 N002 0 N004 JN260\_2 {JNV}
- 3. R3 N001 N003 1 tol=1 pwr=0.1
- 4. J2 N003 0 N004 JN260 2 {JNV}
- 5. R1 N004 N005 {Rvar}
- 6. J3 N006 0 N005 JP50\_2 {JPV}
- 7. J4 N007 0 N005 JP50\_2 {JPV}
- 8. R4 N006 N008 1
- 9. R5 N007 N008 1
- 10. V1 N001 0 5
- 11. V2 0 N008 5
- 12. .model NJF NJF
- 13. .model PJF PJF
- 14. .lib C:\Users\1\Documents\LTspiceXVII\lib\cmp\standard.jft
- 15. .lib C:\\LT\CJFET.lib
- 16. .param LT=27
- 17. .param weight=250
- 18. .param Rvar=2k
- 19. .param JPV={weight/50}
- 20. .param JNV={weight/260}
- 21. .op
- 22. .dc V3 -5 5 100m
- 23. .step param Rvar list 1 2k 5k
- 24. .backanno

Разработка выполнена в рамках гранта Российского научного фонда (проект 16-19-00122)

Компьютерное моделирование осуществлялось на моделях транзисторов, разработанных д.т.н. Дворниковым Олегом Владимировичем (Минский научно-исследовательский приборостроительный институт, e-mail: <u>oleg\_dvornikov@tut.by</u>)